2.2.1 将下列函数展开为最小项表达式：
（1）L?ACD?BCD?ABCD （2）L?A(B?C) （3） L?AB?ABD(B?CD)
解：最小项表达式为与—或形式，每个与项包含所有逻辑变量。对于某个乘积而言，若缺少某变量，一般利用A+A=1补齐该变量。注意：最小项表达式子不等于最简形式。
CDBC+DABCD+ACDBB=BCDA+A(+ABCD) （1），L=A+(+)
=ABCD+ABCD+ABCD+ABCD+ABCD （2），L=A(B+C)=A+B+C=A+BC =A(B+B)(C+C)+BC(A+A)
=ABC+ABC+ABC+ABC+ABC
(3)， L=AB+ABD(B+CD)=ABABD(B+CD)=AB(A+B+D)(B+CD) =ABD(B+CD)=ABD+ABDCD=ABD(C+C)
+ =ABCDABC D
2.2.2 已知函数L（A，B，C，D）的卡诺图如图题2.2.2所示，试写出函数L的最简与或表达式。
解：因为任何逻辑函数都等于它的卡诺图中位的那些最小项之和。要得到一个函数的 最简与或表达式，就是要将逻辑上相邻的最小项圈成一个包围圈，且每个包围圈必须含2n个方格，对应每个包围圈写成一个新的乘积项，然后将所有包围圈对应的乘积项相加即可。此题可画4个包围圈，每个对应的乘积项如图题解2.2.2所示，其最简与或表达式为：
L(A,B,C,D)=BCD+BCD+BCD+ABD
2.2.3 用卡诺图法化简下列各式：
(1)ABCD?ABCD?AB?AD?ABC(2)(AB?BD)C?BD(AC)?D(A?B)(3)ABCD?D(BCD)?(A?C)BD?A(B?C)(4)L(A,B,C,D)??m(0,2,4,8,10,12)(5)L(A,B,C,D)??m(0,1,2,5,6,8,9,10,13,14)(6)L(A,B,C,D)??m(0,1,4,6,9,13)??d(1,3,5,7,11,15)(7)L(A,B,C,D)???m(0,13,14,15)??d(1,2,3,9,10,11)解：先将函数化为最小项表示的与或表达式，画出卡诺图（或根据表达式直接填写卡诺图），再用卡诺图化简。在画卡诺图的包围圈时，包围圈要尽可能覆盖填1的最小项，且包围圈的数目要尽可能少，这样可得最简与或表达式。
BCDABCD+ABAD+ABC+ （1），A+ =ABCD+
ABC+D(AB+C)(C+D)+D(A+D)B(+BC)+C(A+B C)DD+ =ABCDABC+DABC+DAB+CDA+BCD+ABC DABCD由逻辑表达式作卡诺图，如图题解2.2.3（a）
B+BDC)BDA+C（2），(A(DA)B+(+)
=ABC+BCD+BD(A+C)+DAB=ABC+BCD+ABD+BCD+ABD
由逻辑表达式作卡诺图，如图题解2.2.3（b）
由卡诺图得到最简逻辑表达式L=AB+ACD+ABC+BCD
（3）ABCD+D(BCD)+(A+C)BD+A(B+C)
=ABCD+BCD+ABD+BCD+ABC
由逻辑表达式作卡诺图，如图题解2.2.3（c）。
由卡诺图得到最简逻辑表达式L=BD+ABD+ACD
(,,,)（4），LABCD=m12)0,8420,(?
由逻辑表达式作卡诺图，如图题解2.2.3（d） 由卡诺图得到最简逻辑表达式L=CD+BD
(5)， L(A,B,C,D)=?m(0,1,2,5,6,8,9,10,13,14)
由逻辑表达式作卡诺图，如图题解2.2.3（e） 由卡诺图得到最简逻辑表达式L=CD+BC+CD
(,,,)（6），LABCD=m13)9,6420,(5)1,75,3,1(邋1d+
由逻辑表达式作卡诺图，如图题解2.2.3（f） 由卡诺图得到最简逻辑表达式L=A+D
(,,,)（7），LABCD=m15)41,30,()0,93,2,1(邋1d+
由逻辑表达式作卡诺图，如图题解2.2.3（g），此题卡诺图采用了另一种简化画法。 由卡诺图得到最简逻辑表达式L=AD+AC+AB
2.2.4 已知逻辑函数L?AB?BC?CA，试用真值表、卡诺图和逻辑图（限用非门和与非门）表示。
解：先根据已知的逻辑函数表达式写出真值表，由真值表画卡诺图，由卡诺图得到最简与或表达式，然后将与或表达式转化为与非表达式。 ① 由逻辑函数写出真值表，如表题解2.2.4所示。
② 由真值表可画出卡诺图，如图题解2.2.4（a）所示。 ③ 由卡诺图，得逻辑表达式L=AB+BC+AC
BC用摩根定理将此式化为与非表达式：L=AB+BC+AC=AB贩AC
④ 由已知函数的与非—与非表达式画出逻辑图，如图题解2.2.4（b）所示。
3.1 MOS逻辑门电路
3.1.1 根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
解：根据表题3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻辑门A的高电平和低电平噪声容限分别为
VNHA=VO(Hmin)-V1H(min)=2.4V-2V=0.4 VVNLA=V1L(max)-VOL(max)=0.8V-0.4V=0.4V
同理分别求出逻辑门B和C的噪声容限为
VNHB=VO(Hmin)-V1H(min)=3.5V-2.5V= 1VVNLB=V1L(max)-VOL(max)=0.6V-0.2V=0.4V VNHC=VOH(min)-V1H(min)=4.2V-3.2V=1V VNLC=V1L(max)-VOL(max)=0.8V-0.2V=0.6V
电路的噪声容限愈大，其抗干扰能力愈强，综合考虑，选择逻辑门C。
3.1.2 求下列情况下TTL逻辑门的扇门数：（1）74LS门驱动同类门；（2）74LS门驱动74ALS系列TTL门。
解：首先分别求出拉电流工作时的扇出数NOH和灌电流工作时的扇出数NOL，两者中的最小即为扇出数。