从附录A中可查得74LS系列电流参数的数值为IOH=0.4mA ， IOL=8mA ， IIH=0.02mA ， IIL=0.4mA ；74ALS系列输入电流参数的数值为IIH=0.02mA ， IIL=0.1mA，其中省略了表示电流流向的负号。
（1）根据式（3.1.4）和式（3.1.5）计算扇出数 74LS系列驱动同类门时，输出为高电平的扇出数
NOH=IOH=0.4mA=20
IIH0.02mA输出为低电平的扇出数
NOL=IOL=8mA=20
IIL0.4mA所以，74LS系列驱动同类门时的扇出数N0为20。 （2）同理可以算出74LS系列驱动74ALS系列时，有
NOH=IOH=0.4mA=20
IIH0.02mANOL=IOL=8mA=80
IIL0.1mA所以，74LS系列驱动74ALS系列时的扇出数N0为20。
3.1.3 根据表题3.1.3所列的三种逻辑门电路的技术参数，计算出它们的延时-功耗积，并确定哪一种逻辑门的性能最好。
解：
延时—功耗积为传输延迟时间与功耗的乘积，即DP=t pd PD 根据上式子可以计算出各逻辑门的延时—功耗积分别为
DPA=(1+1.2)nstpLH+tpHL反PD=16mW=17.6?10-12J22=44pJ，DPC17.6pJ同
理的出，DPB=10pJ。逻辑门的DP值愈小，表明它的特性愈好，所
以逻辑门C的性能最好。
3.1.4 已知图题3.1.4所示各MOSFET管|VT|=2V，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a）和（c）为N沟道增强型MOS，图题3.1.4（b）和（d）为P沟道增强型MOS。N沟道增强型MOS管的开启电压VT为正。当vGS 对于图题3.1.4（a），vGS=5V，vDS=5V，可以判断该MOS管处于饱和导通状态；对于图题3.1.4（c），vGS=0V P沟道增强型MOS管的开启电压VT为负。当vGS>VT，时，MOS管处于截止状态；当vGS ￡ VT，且vDS￡（vGS—VT）时，MOS管处于饱和导通状态。对于图题3.1.4（d），vGS= -5V，vDS= -5V，可以判断该MOS管处于饱和导通状态。 3.1.5 为什么说74HC系列CMOS与非门在+5V电源工作时，输入端在以下四种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于1.5V的电源；（3）输入端接同类与非门的输出低电压0.1V；（4）输入端接10KΩ的电阻到地。 解：对于74HC系列CMOS门电路来说，输出和输入低电平的标准电压值为： VOL=0.1V，VIL=1.5V。因此有： （1）v1=0 < VIL=1.5V，属于逻辑0。 （2）v1<1.5V= VIL，属于逻辑0。 （3）v1=0.1V < VIL=1.5V，属于逻辑0。 （4）由于CMOS管的栅极电流非常小，通常小于1μA，在10kΩ的电阻上产生的压降小于10mV，即v1<0.01V< VIL=1.5V，故也属于逻辑0。 3.1.6 试分析图题3.1.6所示的电路，写出其逻辑表达式，说明它是什么逻辑电路? 解：该电楼由两部分组成，如图题3.1.6所示，虚线左边为一级与非门，虚线右边组成与或非门，其中T1N和T2N并联实现与功能，两者再与T3N串联实现或功能。与非门的输出 AB=AB+AB=A?B X=AB。与或非门的输出L为：L=（A+B）X=（A+B）该电路实现同或功能。 3.1.7 求图题3.1.7所示电路的输出逻辑表达式。 解：图题3.1.7所示电路中，L1=AB，L2=BC，L3=D，L4实现与功能，即 BCD E。 L4=L1贩L2L3，而L=L4 E，所以输出逻辑表达式为L=AB贩 3.1.8 用三个漏极开路与非门74HC03和一个TTL与非门74LS00实现图题3.1.7所示的电路，已知CMOS管截止时的漏电流IOZ=5uA，试计算RP(min)和RP(max)。 解：第一级的两个与非门和一个非门用漏极开路与非门74HC03组成，第二级的与非门用TTL与非门74LS00实现。 =0.33V，IOL(max)=4mA， 从附录A查得74HC系列的参数为：VOL（max）VOH(min)=3.84V；74LS系列的参数为：IIL(max)=0.4mA， IIH(max)=0.02mA. 因为三个漏极开路门的公共上拉电阻R，的下端接74LS00的一个输人端，即： 在灌电流情况下，求出凡的最小值： Rp(min)=VDD-VOL(max)(5-0.33)V=籛1.3k IOL(max)-IIL(total)(4-0.4)mA在拉电流情况下，求出Rp的最大值： Rp(max)=VDD-VOH(min)(5-3.84)V=籛33.1k Ioz(total)-IIH(total)(0.005?30.02)mA 3.1.9 图题3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总线，D1、D2、 ```、 Dn为数据输入端，CS1、CS2、```、 CSn片选信号输入端。试问（1）CS信号如何进行控制，以便数据D1、D2、 ```、 Dn通过该总线进行正常传输;(2)CS信号能否两个或两个以上同时有效?如果CS出现两个或两个以有效，可能发生什么情况?(3)如果所有CS信号均无效，总线处在什么状态? 解：（1）根据图题3.1.9可知，片选信号CS1、CS2、?CSn为高电平有效，当CSi=1时，第i个三态门被选中，其输人数据被送到数据传输总线上。根据数据传输的速度，分时地给CS1、CS2、?CSn端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上。 （2）CS信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突。即总线不能同时既为0又为1。 （3）如果所有CS信号均无效，总线处于高阻状态。 3.1.10 某厂生产的双互补对及反相器(4007)引出端如图题3.1.10所示，试分别连接:(1)三个反相器;(2)3输入端或非门;(3) 3输入端与非门;(4)或与非门L?C(A?B);(5) 传输门(一个非门控制两个传输门分时传送). 解：（1）三个发相器 将图题3.1.10所示电路按下列方式连接，可以得到三个反相器。 ① 8、13相连，6端为输人，8端为输出，14端接 VDD，7端接地； ② l、5相连，3端为输人，5端为输出，2端接 VDD，4端接地； ③ 10端为输人，12端为输出，11端接VDD，9端接地。 （2）三输人端或非门 电路图如图题解3.1.10（a）所示。 （3）三输人端与非门 电路图如图题解3.1.10（b）所示。 （4）或与非门 电路如图题解3.1.10（c）所示 （5）传输门 电路图如图题解3.1.10（d）所示，由6端输入的信号控制TG1、TG2分时传送数据。6端接低电平时，TG1导通，2端的数据传送到12端；6段接高电平时，TG2导通，4端的数据传送到12端。