VNL=VIL(max)-VOL(max)=0.54V-0.17V=0.37V耗尽型FET逻辑电路的参数为：VIL(max)
=-0.26V，VIH(min)=-0.16V，
VOL(max)=-1.27V，VOH(min)=0.7V。因此，其高电平和低电平噪声容限分别为
VNH=VOH(min)-VIH(min)=0.7V-(-0.16V)=0.86V VNL=VIL(max)-VOL(max)=-0.26V-(-1.27V)=1.01V
根据计算结果可知，耗尽型FET逻辑电路的噪声容限数值均比直接耦合FET逻辑电路的大，因此，抗干扰能力比直接耦合FET逻辑电路强。
3.5 逻辑描述中的几个问题
3.5.1 试对图题3.5.所示电路的逻辑门进行变换，使其可以用单一或非门实现。
解：将图题3.5.1所示电路第二级的与门用其等效符号代替，得到图题解 3.5.1（a）所示电路。然后将第二级输人端的小圆圈移至第一级的输出端，得到图题解3.5.1（b）所示电路，该电路可以用或非门74HCT02实现。
另外，也可以将电路的逻辑表达式进行变换得
)(C+D)=(A+B)(C+ L=(A+BD)=A+B+C +D直接用或非门实现上述表达式，得到如图题解3.5.1（b）所示的逻辑电路。
3.5.2 电路如图题3.5.2所示，使用与非门实现。
解：将图题3.5.2所示电路第二级的或门用其等效符号代替，得到图题解3.5.2（a）所示电路。然后将第二级输人端的小圆圈移至第一级的输出端，得到图题解3.5.2（b）所示电路，该电路可以用一片包含四个2输人与非门的74HCT00和一片包含三个3输人与非门的74HCT10实现。
3.6 逻辑门电路使用中的几个实际问题
3.6.1 当CMOS和TTL两种门电路相互连接时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？
解：当CMOS和TTL两种门电路相互连接时，需要考虑驱动门输出的电压和电流值
VOH(min)、VOL(max)、IOH(max)、IOL(max)，负载门输人端的电压和电流值VIH(min)、
VIL(max)、IIH(max)、IIL(max)， 驱动门和负载门是否匹配需要考虑两个因素。一个
是逻辑门电路的扇出问题，即驱动门必须能对负载门提供足够的灌电流或者拉电流。 灌电流情况下应满足：IOL(max) 拉电流情况下应满足：IOH(max)3IIL(total)
3IIH(total)
另一个是逻辑电平兼容性问题，驱动门的输出电压必须满足负载门所要求的高电平或者低电平输人电压的范围。即：
VOH(min)3VIH(min)
VOL(max)￡VIL(max)
如果上述条件均满足，则两种门电路可以直接相互连接；如果不满足，则需要通过上拉电阻或电平移动器等接口电路进行连接。
3.6.2 当用74LS系列TTL电路去驱动74HC系列CMOS电路时，试简述其设计思路，是否需要接口电路?试计算其扇出数，并对接口电路就开关速度和功耗两方面作出评价（设用一个74LS逻辑门作为驱动器件，并且它的高电平输出时的漏电流为0.2mA）。
解：（1）因为74LS系列NL电路的输人为低电平时，输出高电平电压值为
VOH(min)=2.7V，而74HC系列的VIH(min)=3.5V（见附录A），两种电路的电压不兼容，
当用74LS系列TTL电路去驱动CMOS电路时，需要另加接口电路，如图题解3、62所示。 由于CMOS门的IIL(max)和IIH(max)均很小，远满足条
IOL(max)3IIL(total)和
IOH(max)3IOH(total)；理论上扇出数可以很大。但CMOS门电路的输入电容较大，负
载门过多会影响电路的开关速度。取扇出数 No=20。 RP的值可按式（3.1.6）和式（3.1.7）来计算。 （2）
RP(min)V，的值按式（3.1.6）计算，根据附录A可知，VOL(max)=0.5IOL(max)=8mA，IIL(max)=0.001，得
RP(min)= （3）
VCC-VOL(max)IOL(max)-IIL(total)=(5-0.5)V籛0.56k
8mA-0.001mA 20RP(max)的值按式（3.1.7）计算，根据附录A及已知条件可知，
VOH(min)=2.7V，IOZ=0.2mA，VIH(min)=3.5V，VIH(max)=0.001mA，
为保证负载门输入高电平值，取VOH(min) RP(max)==3.5V=，得
VCC-VOH(min)IOZ(total)+IIH(total)(5-3.5)V籛6.8k
0.2mA+0.001mA 20综上所述，RP，的取值范围为 0 .56－6.8 kΩ，为了兼顾开关速度和功耗可取 Rp=1~3kΩ。
3.6.3 当用74ALS系列TTL去驱动74HC系列CMOS时，重复题3.6.2。
解：（1）74ALS系列TTL电路的输出高电平电压值为VOH(min)=3V，而74HC系列的
VIH(min)=3.5V，74ALS系列驱动74HC系列CMOS时，电压不兼容，故需外加接口电路，其设计思路与题.3.6.2相同。取扇出数NO=20。RP的值可按式（3.1.6）和式（3.1.7）来计算。 （2）
RP(min)的值按式（3.1.6）来计算，根据附录A可知，VOL(max)=0.5V，
IOL(max)=8mA，IIL(max)=0.001mA，得
RP(min)=VCC-VOL(max)IOL(max)+IIL(total)=(5-0.5)V籛0.56k
8mA-0.001mA 20（3）RP(max)的值按式（3.1.7）计算，根据附录A及已知条件可知，VOL(min)=3V，
IOZ=0.2mA，VIL(min)=3.5V电平值，取VOH(min)，IIH(max)=0.001mA，为保证负载门输入高
=3.5V得
RP(max)=VCC-VOH(min)IOL(total)+IIH(total)=(5-3.5)V籛6.8k
0.2mA+0.001mA 20综上所述，RP，的取值范围为 0 .56－6.8 kΩ，为了兼顾开关速度和功耗可取 Rp=1~3kΩ
3.6.4 当用HC系列CMOS去驱动74LS系列TTL门电路时，试简述其设计思路，指出是否需要加接口电路。并就开关速度和功耗两方面对接口电路进行评价。 解：（1）从附录A查得：74LS系列的VIH(min)系列CMOS的VOH(min)=2V，VIL(max)=0.8V，而HC
=3.84V，VOL(max)=0.33V，故不需要另加接口电路。
（2）扇出数 灌电流负载时的扇出数为
NOL=IOL(max)IIL(max)IOH(max)IIH(max)=4mA=10
0.4mA拉电流负载时的扇出数为
NOH=4mA==200 0.02mA 综合考虑上述两种情况，因NOH?10，故取NO=10。
3.6.5 当用HC系列CMOS驱动ALS系列TTL时，重复题3.6.4。
解：由于两者电压兼容，不需要外加接口电路。扇出数的计算结果与题3.6.4相同。
3.6.6 复习一下TTL门的输出电路。若TTL的输出级超载时，电路会出现什么现象？用什么仪器进行判断？
解：TTL门输出超载可能有两种情况，以74LS系列为例： （1）灌电流超载，此时VOL将超过0.5V；（2）拉电流超载，此时VOH将低于2.7V。
用数字电压表测量VOL和VOH，即判断是否超载。
3.6.7 设计一发光二极管（LED）驱动电路，设LED的参数为VF=2.5V，ID=4.5mA，VCC=5V，当LED发亮时，电路的输出为低电平，选用集成门电路的型号，并画出电路图。
解：设驱动电路如图题解3.6.7所示，选用74LS04作为驱动器件。它的输出低电平电流IOL(max)=8mA，VOL(max)=0.5V。电路中的限流电阻
VCC-VF-V(max)ID=(5-2.5-0.5)V=444W
4.5mAR=
第四章 习题
4.1 组合逻辑电路图的分析
4.1.1 写出如图题4.1.1所示电路对应的真值表。
解： (1) 根据图题4.1.1(a)所示的逻辑图，写出其逻辑表达式，并进行化简和变换得 L=AB+A+B+BC?C
?AB?A?B?BC?C
?AB?AB?B?C