第三节 计 数 器
三、集成计数器功能分析及其应用
目前TTL和CMOS电路构成的中规模集成计数器种类较多，应用广泛。它们可分为异步、同步两大类，其中有二进制计数器和二十进制计数器、可逆计数器等。另外按预置功能和清零功能还可分为同步预算、异步预置，同步清零和异步清零。这些计数器功能比较完善，可以自扩展、通用性强。此外，还可以以计数器为核心器件，辅以其它组件实现时序电路的设计。
(一) 集成同步计数器
中规模集成同步计数器的产品型号比较多。其电路结构是在基本计数器(如二进制计数器、二十进制计数器)的基础上增加一些附加电路，以扩展其功能。我们以CT54161/CT74161 4位二进制同步计数器为例分析其功能。
1.工作原理
图7.3.35给出了CT54161/CT74161 4位二进制同步计数器的逻辑电路图。由图可见，它是由4级JK触发器构成的基本4位同步计数器，除外加异步清零信号CR外，还有置入控制端LD及计数控制端CTP，CTT以及数据输入端D0~D3。74161功能表如表7.3.16所示。图7.3.36(a)为模为m的计数器的通用逻辑符号。图7.3.36(b)为CT54161/CT74161的逻辑符号。图中各关联符号的意义请参看附录一。
(9)LD&?1&1C1JQ0(14)(3)D0&&1RKJQ1(13)&&(4)D1&1?1C1&&1(2)CPRKJQ2(12)&&(5)D2&1?1C1&&1RKJQ3(11)&&(6)D3&1?1C1&&1(1)CRRKCO(15)(7)CTP(10)CTT&&图7.3.35 74161 4位二进制同步计数器 表7.3.16 CT54161/CT74161功能表
CRLDCTTCTPCP× ↑ ↑ × ×
D0D1D2D3Q0Q1Q2Q30
1 1 1 1 × 0 1 1 1 × × 1 0 1 × × 1 × 0
×
d0×
d1×
d2×
d30
d00
d10 0
d3× × × ×
× × ×
× × ×
× ×
d2
计数
触发器保持, CO?0
保持
......CTRDIVm......CRLDCTTCTpCPD0D1D2D3CTRDIV16CT=0M13CT=15M2G3G4C5/2,3,4+CO1,5[1][2][3][4](b)Q0Q1Q2Q3
(a)图7.3.36计数器符号
(a) 计数器通用符号(b) CT54/74161逻辑符号
(1) 当计数控制器CTP=CTT=1，而置入控制端LD和异步清零端CR也全为1时，在时钟脉冲CP上升沿作用下，该计数器进行4位二进制同步计数。
(2) 当置入控制端LD=0，CR=1的条件下，数据输入端D0,D1,D2,D3的数据d0,d1,d2,d3在时钟脉冲CP上升沿作用下进行送入计数器。即Q0Q1Q2Q3=d0d1d2d3。
(3) 当异步清零信号CR=0时，不管其它输入端情况如何，计数器强迫置0。 (4) 计数控制端CTP，CTT和进位输出端CO是为了级联而设置的。在LD和
CR均为1的情况下：当CTP，CTT均为1时，进行计数；当CTP,CTT中有一个为0时，停止计数(只要CTT为0，触发器就处于保持状态，而且进位输出CO为0；若CTT=1，CTP=0，触发器处于保持状态，进位输出CO也处于保持状态，CO=CTTQ0Q1Q2Q3=Q0Q1Q2Q3)。
2.应用举例
(1) 多级计数器级联；
3片4位二进制同步计数器74161进行级联，可实现12位二进制计数器。图7.3.37(a)给出了一种级联的方法。将各个组件的CP端并联在一起作为同步计数器的计数脉冲输入。而高位组件的CTT输入端接到相邻低位组件的CO输出端。这样，只有低位组件内的触发器都处于1状态时，高位组件的CTT才为1，高位组件方能计数；只要低位组件的各触发器中有一个处于0状态，其高位组件CTT输入均为0，高位组件都不能进行计数。例如当Q7,Q6,Q5,Q4，Q3,Q2,Q1,Q0都为1时，因Q3,Q2,Q1,Q0都为1，组件Ⅰ的CO为1，又因Q7,Q6,Q5,Q4为1，组件Ⅱ的CO为1，在下一个CP脉冲到来时，组件Ⅲ可能计数。又例如，当Q3,Q2,Q1,Q0不都为1时，组件ⅠCO=0，组件Ⅱ的CTT=0，组件Ⅱ的CO=0，因此组件Ⅲ的CTT=0，所以组件Ⅲ不能计数翻转。图7.3.37(a)的缺点是工作速度较低。例如，当Q0=0，Q1~Q7都为1，Q8=0时，CP脉冲到来后，使Q0变为1，此后组件Ⅰ的CO=1，再经组件Ⅱ的CTT端到CO端的传输延时，组件Ⅲ的CTT才变为1，而且还必须等到组件Ⅲ内有关的门的状态稳定之后，下一个CP脉冲才允许到来，因而级联级数越多，计数频率越低。
1LDCTTCTPCTRDIV16COⅠLDCTTCTPCTRDIV16COⅡLDCTTCTPCTRDIV16COⅢCT54/74161CP1 2 4 8Q0Q1Q2CT54/74161CP1 2 4 8Q4CT54/74161CP1 2 4 8Q8Q9CPQ3Q5Q6Q7Q10Q11(a)1LDCTTCTPCTRDIV16COⅠLDCTTCTPCTRDIV16COⅡLDCTTCTPCTRDIV16COⅢCT54/74161CP1 2 4 8Q0Q1Q2CT54/74161CP1 2 4 8Q4CT54/74161CP1 2 4 8Q8Q9CPQ3Q5Q6Q7Q10Q11(b)图7.3.37 CT54/7461构成12位二进制加法计数器级联图
图7.3.37(b)所示的第二种级联方法可以克服上述缺点。由于每个组件仅在CTP=CTT=1时才能进行计数，又由于CO=CTT·Q0Q1Q2Q3受CTT的控制而与CTP状态无关，所以在Q0=0，Q1~Q7都为1，Q8=0时，组件Ⅱ的CO=1，CP脉冲到来后，Q0由0变到1，这时组件Ⅰ的CO=1，使组件ⅢCTT，CTP均为1，等到组件Ⅲ内有关门的状态稳定之后，便可来下一个CP脉冲了，因而这种级联方法速度较快。
(2) 组成任意进制计数器：
利用74161 4位二进制计数器可组成任意M进制计数器(或叫M次分频器)，可利用该组件的清零端或置入控制端来实现。
① 反馈置0法：
例7.3.8 应用4位二进制同步计数器组成十进制计数器。
解 74161是4位二进制同步计数器，它的模值M=24=16，要组成M=10的十进制计数器，初态为0，则选择0~9为有效状态，10~15为无效状态。当输入10个CP脉冲后，Q3Q2Q1Q0=1010，则立即使它变成Q3Q2Q1Q0=0000，使74161返回初态可利用使异步清零信号CR=0来完成。
图7.3.38(a)为用74161组成的十进制计数器，电路图7.3.38(b)为工作波形。
12345678910CP1CPCTPCTTLDD3D2D1D0CRQ0CTRDIV16CT54/74161Q3Q2Q1毛刺Q1Q2Q0&Q3CR(a)(b)图7.3.38 M=10的计数分频器 (a) 例7.3.8逻辑图(b) 例7.3.8形图
从图7.3.38中可看出电路在CP计数脉冲作用下，从0000开始计数，当第10个计数脉冲上升沿输入后Q3Q2Q1Q0=1010；则与非门输出为0，使计数器CR=0，则Q3Q2Q1Q0=0000，完成了十进制计数。此法缺点是在Q1输出波形上有毛刺，这是因为计数器的Q3Q1同时为1(即状态10)时才会产生置0脉冲CR，使计数器置0，所以，计数器在状态10闪了一下，这种工作方式不能可靠地置0，可能会造成计数错误。这是由于集成组件各触发器在翻转过程中，由于速度不等，可能出现不能使全部触发器置0。例如，设Q1比Q3翻转速度快，则一旦Q1由1→0后，CR立即由0→1，如果Q3还没有完成翻转，则因清零信号已消除，可使状态保持在1000状态，这样就发生了错误。改进的方法是加一个基本RS触发器，如图7.3.39(a)所示，其波形图见图7.3.39(b)。
12345678910CP1CPCTPCTTLDD3D2D1D0CRQ0Q1Q2CTRDIV16CT54/74161Q3Q2Q1Q0V01G2&G1&QzQ3&QV01G3CR(a)(b)图7.3.39改进的M=10的计数分频器
(a) 逻辑图(b) 波形图
从图7.3.39可见，当第10个计数脉冲上升沿输入后Q3Q2Q1Q0=1010；则门