97、算术/逻辑运算单元74181ALU可以对4位信息完成16种算术运算和16种逻辑运算。 98、进位的逻辑表达式中有本地进位和传送进位两部分，影响速度的是传送进位。
99、ALU属于组合逻辑电路，因此在运算过程中，其输入数据必须保持不变，欲获得运算结果，必须在ALU的输出端设置暂存器。 100、进位链是传送进位的逻辑电路。
101、先行进位是指高位的进位不必等低位的进位产生后再形成，高位的进位与低位的进位同时产生。
102、单重分组跳跃进位链的工作原理是将n位全加器分成若干小组，小组内进位同时产生，小组之间采用串行进位。
103、双重分组跳跃进位链的工作原理是将n位全加器分成几个大组，每个大组里又包含若干个小组，大组内每个小组的最高位进位是同时产生的，大组与大组之间采用串行进位；小组内的其它位进位也同时产生。
105、在定点运算器中，无论采用单符号位还是双符号位，必须有判断溢出电路，它一般用异或门来实现。
106、运算器内通常都设有反映运算结果状态的寄存器，利用该寄存器的内容可以提供判断条件，以实现程序的控制转移。
107、74181可进行算术逻辑运算，74182称作先行进位部件，它可实现小组与小组之间的先行进位。一个具有二级先行进位的32位ALU电路需有8片74181和2片74182。
108、运算器由许多部件组成，除寄存器外，其核心部分是算术逻辑运算单元，记为ALU。 109、若移码的符号为1，则该数为正数；若符号为0，则为负数。
110、在原码、补码、反码和移码中，原码、反码对0的表示有两种形式，补码、移码对0的表示只有一种形式。
111、设机器字长为8位，-1的补码在整数定点机中表示为1，1111111，在小数定点 机中表示为1.0000000。
112、在浮点数中，尾数用原码表示时，其规格化特征是符号位任意，第一数字位为1，尾数用补码表示时，其规格化特征是符号位与第一数字位不同。
113、一个定点数由数符和数值位两部分组成。根据小数点的位置不同，定点数由纯小数和纯整数两种表示方法。
114、16位二进制补码（含1位符号位）所能表示的十进制整数的范围是+32767至-32768，前者的十六进制补码表示为7FFFH，后者的十六进制补码表示为8000H。
115、在各种机器数中，0为唯一形式的机器数是补码和移码；表示定点整数时，若要求数值0在计算机中唯一表示为全“0”,应采用补码；表示浮点数时，若要求机器零在计算机中表示为全“0”，则阶码应采用移码。
116、设寄存器内容为FFH，若其表示127，则为移码；若其表示-127，则为原码；若其表示-1，则为补码；若其表示-0，则为反码。
117、在浮点数的基值确定后，且尾数采用规格化形式，则浮点数的范围取决于阶码的位数，精度取决于尾数的位数，小数点的真正位置取决于阶符和阶码值。
这里是几道计算题和前面的题型重复了
121、在计算机中，有符号数共有原码、补码、反码、和移码四种表示法。
123、在浮点数中，当数的绝对值太大，以至于大于阶码所能表示的数值时，称为浮点数的上溢，当数的绝对值太小，以至于小于阶码所能表示的数值时，称为浮点数的下溢。上溢时，机器需停止运算，做中断处理。
124、当浮点数的尾数部分为0，不论其阶码为何值，机器都把该浮点数当作机器零处理。
第七章 指令系统（1分）
1、指令字中的地址码字段（形式地址）有不同的含意，它是通过寻址方式体现的，因为通过某种方式的变换，可以得出有效地址。常用的指令地址格式有零地址、一地址、二地址和三地址四种。
25
2、在非立即寻址的一地址格式指令中，其中一个操作数通过指令的地址字段安排在寄存器或存储器中。
3、在二地址格式指令中，操作数的物理位置有三种形式，它们是寄存器-寄存器型、寄存器-存储器型和存储器-存储器型。
4、对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中。
5、立即寻址的指令其指令的地址字段指出的不是操作数的地址，而是操作数本身。
6、寄存器直接寻址操作数在寄存器中，寄存器间接寻址操作数在存储器中，所以执行指令的速度前者比后者快。
7、设形式地址为X，则直接寻址方式中，操作数的有效地址为X；间接寻址方式中，操作数的有效地址为（X）；相对寻址中，操作数的有效地址为（PC）+X（X可正可负）。 8、变址寻址和基址寻址的区别是：基址寻址中基址寄存器提供基准量，指令的地址码字段提供位移量。而变址寻址中变址寄存器提供修改量，指令的地址码字段提供基准量。
9、把两种寻址方式相结合就形成了复合寻址方式，常见的复合寻址方式可把变址和间址相结合，它可分为先变址后间址和先间址后变址两种。
10、指令寻址的基本方式有两种，一种是顺序寻址方式，其指令地址由程序计数器给出，另一种是跳跃寻址方式，其指令地址由指令本身给出。
11、条件转移、无条件转移、子程序调用指令、中断返回指令都属程序控制（或跳转）类指令，这类指令字的地址码字段指出的地址不是操作数的地址，而是下一条指令的地址。 12、堆栈寻址需在CPU内设一个专用的寄存器，称为堆栈指示器，其内容是栈顶的地址。 13、不同机器的指令系统各不相同，一个较完善的指令系统应该包括数据传送、算术逻辑运算、程序控制、输入输出、其它等类指令。
14、常见的数据传送类指令的功能可实现寄存器和寄存器之间或寄存器和存储器之间的数据传送。
15、设指令字长等于存储字长，均为24位，若其指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占7位，寻址特征占3位，可直接寻址的范围是2，一次间址的范围是2。
已知其指令系统可完成108种操作，108转换为二进制为1101100，位数为7，所以指令字中操作码占7位；已知此指令具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，6转化为二进制为110，位数为3，所以寻址特征占3位；已知指令字长为24位，操作码和寻址特征共占7+3=10位，剩下的24-10=14位即为可直接寻址的位数，所以可直接寻址的范围是2；已知存储字长为24位，又因为间接寻址的操作数在内存中，则一次间接寻址的位数就是一个存储字长的位数，所以一次间接寻址的位数为24位，即一次间址的范围是2。
16、设机器指令系统可完成98种操作，指令字长为16位，操作码长度固定。若该指令系统具有直接、间接、变址、基址、相对、立即等六种寻址方式，则在保证最大范围内直接寻址的前提下，其指令代码中操作码占7位，寻址特征占3位，形式地址码占6位，一次间址的范围是2。思路和上题差不多，形式地址码就是去掉操作码和寻址特征外的地址 17、某机采用三地址格式指令，共能完成50种操作，若机器可在1K地址范围内直接寻址，则指令字长应取36位，其中操作码占6位，地址码占30位。 首先要明确三地址指令的格式： OP A1 A2 A3 OP表示操作码，A1、A2、A3表示地址码，三地址指令可完成(A1)OP(A2)->A3的操作。则A1、A2和A3这三个地址字段所占的位数是相等的，都反映了直接寻址的位数。则
已知此指令共能完成50种操作，转换为二进制就是110010种操作（从000000到110001），所以操作码占6位；已知直接寻址范围为1K=2，所以A1、A2、A3的位数都是10，则地址码占10+10+10=30位。
10
16
2414
14
24
26
18、某机指令字长24位，共能完成130种操作，采用单地址格式可直接寻址的范围是
216，采用二地址格式指令，可直接寻址的范围是28。
都是抓住地址码字段所占的位数相等这一点来求解的
19、某机共有156条指令，采用一地址格式，则指令字需取24位才能直接寻址64K个存储单元。完成一条这种格式的加法指令，需访问两次存储器。 首先要明确一地址指令的格式： OP A1 它可完成（ACC）OP（A1）->ACC的操作，ACC（累加器）既存放参与运算的操作数，又存放运算的中间结果，这样完成一条一地址指令只需访问两次存储器（取指令一次，取操作数A1一次）。
已知156条指令占8位，则操作码OP为8位，已知直接寻址范围为64K=2，则A1占16位，所以指令字需取8+16=24位。
20、设指令字长等于存储字长均为16位，若某指令系统共能完成58种操作，且具有立即、间接、直接、变址四种寻址方式（变址寄存器为32位），则该指令系统可直接寻址的范围是2，一次间址的寻址范围是2，变址寻址的范围是2，立即数（有符号数）的范围是-2~2-1。
已知58种操作占6位，所以操作码位数为6；四种寻址方式（0、01、10、11）占2位，所以寻址特征位数为2；已知指令字长为16位，则可直接寻址的位数为16-6-2=8，所以该指令系统可直接寻址的范围是28；
已知存储字长为16位，又因为间接寻址的操作数在内存中，则一次间接寻址的位数就是一个存储字长的位数，所以一次间接寻址的位数为16位，即一次间址的范围是2。 求变址寻址的范围：因为变址寻址的有效地址EA等于指令字中的形式地址A与变址寄存器IX的内容相加之和，即EA=A+（IX），所以一次间接寻址的位数取指令字中的形式地址与变址寄存器位数中较大的一个，又已知变址寄存器为32位，指令字中的形式地址为8位，所以变址寻址的位数为32位，即变址寻址的范围是2； 求立即数（有符号数）的范围：首先要明确立即寻址的格式： OP 立即寻址的寻址特征数 A（立即数） 其中规定立即数是采用补码形式存放的 上面已经求出操作码OP为6位，寻址特征数为2位，又已知指令字长为16位，则立即数A为16-6-2=8位，所以问题就可以简化为求8位带1位符号位（已知立即数为有符号数）的补码表示范围的问题了，所以立即数（有符号数）的范围为-2~2-1。
我觉得搞懂上面那一题，后面几道题可以不用看了，类型差不多
24、RISC的英文全名是Reduced Instruction Set computer，它的中文含义是精简指令系统计算机；CISC的英文全名是Complex Instruction Set Computer，它的中文含意是复杂指令系统计算机。
25、RISC指令系统选取使用频度较高的一些简单指令，复杂指令的功能由简单指令的组合来实现。其指令长度固定，指令格式种类少，寻址方式种类少，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在一个时钟周期时间内完成。
26、操作数由指令直接给出的寻址方式为立即寻址。 27、只有操作码没有地址码的指令称为零地址格式指令。
28、在指令的执行阶段需要两次访问存储器的直径通常采用存储器间接寻址。
29、需要通过计算才能获得有效地址的寻址方式常见的有变址寻址、基址寻址和相对寻址。
30、在一地址的运算指令中，通常第一操作数在累加器中，第二操作数由指令地址码给出，运算结果在累加器中。
7
7
32
16
7
78
16
32
16
27
31、操作数的地址直接在指令中给出的寻址方式是直接寻址。 32、操作数的地址在寄存器中的寻址方式是寄存器间接寻址。 33、操作数的地址在主存储器中的寻址方式是存储器间接寻址。
34、操作数的地址隐含在指令的操作码中，这种寻址方式是隐含寻址。 35、在寄存器寻址中，指令的地址码给出寄存器号，而操作数在寄存器中。 36、在寄存器间接寻址中，指令中给出的是操作数地址所在的寄存器编号。
37、程序控制类指令包括各类转移指令，用户常用的有无条件转移指令、条件转移指令和子程序调用指令。
38、基址寻址方式的操作数地址由基址寄存器的内容和指令地址码字段给出的地址（或形式地址）求和产生。
39、相对寻址方式中的操作数地址由当前PC值与指令地址码字段给出的位移量（或形式地址）求和产生。
40、变址寻址和基址寻址的有效地址形成方式极为相似，但它们的应用场合不同，前者主要用于处理数组程序，后者支持多道程序的应用。
第八章 CPU的结构和功能（1分）
1、控制器的功能是取指令、分析指令、发出各种微操作命令、执行不同指令、处理各种异常情况或特殊请求等。
2、CPU的功能是指令控制、操作控制、时间控制、数据加工、处理中断。
3、CPU的基本组成包括各类寄存器、算术逻辑部件ALU、控制单元、中断系统。
4、在CPU中，指令寄存器的作用是存放当前正在执行的指令，其位数取决于指令字长；程序计数器的作用是指示现行指令的地址并跟踪后继指令地址，其位数取决于存储单元的个数。
5、指令周期是CPU从主存取出一条指令并执行完该指令所需的时间，最基本的指令周期包括取址周期和执行周期。
6、根据CPU访存的性质不同，可将CPU的工作周期分为取址周期、间址周期、执行周期和中断周期。
7、在中断响应周期内CPU自动执行一条中断隐指令，完成保护断点、关中断和向量地址送PC（硬件向量法）或中断识别程序入口地址送PC（软件查询法）操作。
8、完成一条指令一般分为取址周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。
9、计算机中存放当前指令地址的寄存器叫程序计数器PC。在顺序执行程序时，若存储器按字节编址，而指令长度为32位，则每取出一条指令后，该寄存器自动加4。当执行转移指令或中断操作时，该寄存器接收新的地址。
10、中断标志触发器用于指示CPU进入中断周期，允许中断触发器用于开放（允许中断）或关闭（不允许中断）中断系统，响应中断的条件是中断源有请求和中断允许触发器为“1”时，响应中断的时间是每条指令执行周期结束时刻。
11、中断判优的含义是当多个中断源同时提出请求时，确定响应的优先次序，通常可用硬件排队器和软件排队来实现中断判优，后者所需的时间更长。中断服务程序的入口地址可通过硬件向量法和软件查询法获得，前者所需的时间短。
12、允许中断触发器用于标志CPU是否允许中断，其状态受开中断指令、关中断指令或硬件自动复位控制，当允许中断触发器为“1”状态时，表示系统开放，允许中断。
13、多重中断的含义是CPU在处理中断的过程中，又允许响应新的中断请求，实现多重中断的条件是在中断程序中必须提前设置“开中断”指令，使允许中断触发器为“1”，而且只有级别更高的中断源才能中断现行的中断服务程序。
14、置“0”允许中断触发器可通过关中断指令或在中断响应时，由硬件自动关中断。 15、在中断系统中，通常将中断源分为可屏蔽中断和不可屏蔽中断两大类，其中不可屏蔽中断优先级高。
16、CPU响应中断后可通过硬件向量法或软件查询法转至中断服务程序入口地址。前者需配有向量地址形成部件（编码器），后者需配有中断识别程序。
28