-CE0
16K×8（页面0）
-CE1 A14
16K×8（页面1） 页
面
译 -CE2 码 16K×8（页面2） A15
器
2:4
-CE3
16K×8（页面3）
A13~0 -WE
D7~0
14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K×8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？
（5）CPU如何选择各模块板？
解：（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）； （2）模块板总数 = 256K×8 / 32K×8= 8块；
（3）板内片数 = 32K×8位 / 4K×4位= 8 × 2 = 16片； （4）总片数 = 16片× 8 = 128片；
（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：
17 15 14 12 11 0 板地址 片地址 片内地址 3 3 12 15、设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读/写命令信号（高电平为读，低电平为写）。现有这些存储芯片：
ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
解：（1）地址空间分配图如下：
33
0~4095 4096~8191 8192~12287 12288~16383 ?? 65535
4K（ROM） 4K（SRAM） 4K（SRAM） 4K（SRAM） ???? ???? Y0 Y1 Y2 Y3 ……
A15=1 A15=0
（2）选片：ROM：4K × 4位：2片；RAM：4K × 8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑：
16、CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连。 （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
34
解：（1）CPU与存储器芯片连接逻辑图：
（2）地址空间分配图：
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：
1）该片的-CS端与-WE端错连或短路；
2）该片的-CS端与CPU的-MREQ端错连或短路； 3）该片的-CS端与地线错连或短路；
在此，假设芯片与译码器本身都是好的。
35
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。
24. 一个4体低位交叉的存储器，假设存取周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
解：本题中，只有访问第一个字需一个存取周期，从第二个字开始，每隔1/4存取周期即可访问一个字，因此，依次访问64个字需：
存取周期个数 =(64-1)×(1/4)T+T=（63/4+1）T =15.75+1 =16.75T 与常规存储器的速度相比，加快了：（64-16.75）T =47.25T
38. 磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度为400位/cm，转速3600转/分。 （1）共有多少存储面可用？ （2）共有多少柱面？
（3）盘组总存储容量是多少？ （4）数据传输率是多少？ 解：
（1）共有：6×2 = 12个存储面可用； （2）有效存储区域 =（33-22）/2= 5.5cm 柱面数 = 40道/cm × 5.5cm= 220道 （3）内层道周长=22?cm= 69.08cm 道容量=400位/cm×69.08cm= 3454B 面容量=3454B×220道 = 759 880B
盘组总容量 =759，880B×12面= 9，118，560B 4）转速 = 3600转 / 60秒 = 60转/秒
数据传输率 = 3454B × 60转/秒= 207，240 B/S
30、 一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和Cache的地址各位几位？画出主存地址格式。
解：Cache每块有128字，由此得 b=log2128=7；
19
主存地址大小为：4096块*128字=2 字，地址位共19位 由组相连映射格式，可算
r=log24=2;q=log216=4;c=log264=6;s=19-7-4=8; 主存地址： 主存字块地址 组地址 字块内地址 s=t+r q=c-r b 8 4 7
39. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求： （1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。
36