《计算机组成与体系结构》第四章习题
专业 班级 学号 姓名
4.1 存储器的层次结构
一、单项选择题
题号 答案 题号 答案 1 11 2 12 3 13 4 14 5 15 6 16 7 8 9 10 一、单项选择题
1.【2011年计算机联考真题】
下列各类存储器中， 不采用随机存取方式的是（ ）。
A．EPROM B. CD-ROM C. DRAM D. SRAM
2. 磁盘属于（ ）类型的存储器
A．随机存取存储器（RAM） B. 只读存储器（ROM） C．顺序存取存储器（SAM） D. 直接存取存储器 3. 存储器的存取周期（ ）。 A. 存储器的读出时间 B. 存储器的写入时间
C. 存储器进行连续读或写操作所允许的最短时间间隔 D. 存储器进行一次读或写操作所需的平均时间
4. 主存储器速度的表示中，存取时间（Ta)和存取周期（Tc)的关系表述正确的是（ ）。 A. Ta>Tc B. Ta 5 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是（ ）。 24 2322 21 A. 2 B. 2 C. 2 D. 2 6. 相联存储器是按（ ）进行寻址的存储器。 A. 地址指定方式 B. 堆栈存储方式 C. 内容指定方式和堆栈存储方式相结合 D. 内容指定方式和地址指定方式相结合 7. 某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（ ）。 A. RAM B. ROM C. RAM和ROM D.都不对 8. 在下列几种存储器中，CPU不能直接访问的是（ ）。 A.硬盘 B.内存 C. Cache D.寄存器 9. 若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是（ ）。 6620 A. 4×l0B/s B. 4MB/s C. 8×10B/s D. 8×2B/s 10. 设机器字长为64位，存储容量为128MB,若按字编址，它可号址的单元个数是（ ）。 太原理工大学计算机科学与技术学院 1 《计算机组成与体系结构》第四章习题 A. 16MB B. 16M C. 32M D. 32MB 11. 计算机的存储器采用分级方式是为了（ ）。 A. 方便编程 B.解决容量、速度、价格三者之间的矛盾 C. 保存大量数据方便 D.操作方便 12. 计算机的存储系统是指（ ）。 A. RAM B. ROM C. 主存储器 D. Cache、主存储器和外存储器 13．在多级存储体系中，“Cache—主存”结构的作用是解决（ ）的问题。 A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 14. ( )存储结构对程序员是透明的。 A.通用寄存器 B.主存 C. 控制寄存器 D.堆栈 15. 存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ ）。 A.寄存器—主存—Cache—辅存 B.寄存器—主存—辅存—Cache C.寄存器—Cache—辅存—主存 D.寄存器—Cache—主存—辅存 16. 在Cache和主存构成的两级存储体系中，主存与Cache同时访问,Cache的存取时间是100ns,主存的存取时间是1000ns,如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为（ ）。 A. 90% B. 98% C. 95% D. 99% 二、综合应用题 1.某个两级存储器系统的平均访问时间为12ns，改存储器系统中顶层存储器的命中率为90%，访问时间是5ns，问：该存储器系统中底层存储器的访问时间是多少？（假设采用同时访问两层存储器的方式）？ 2. CPU执行一段程序时，Cache完成存取的次数1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。设主存与Cache同时访问，试问： 1) Cache/主存系统的效率。 2）平均访问时间。 太原理工大学计算机科学与技术学院 2 《计算机组成与体系结构》第四章习题 4.2随机存储器 一、单项选择題 题号 答案 题号 答案 1 11 2 12 3 13 4 14 5 15 6 7 8 9 10 1. 某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为（ ）。 A. 21 B. 22 C. 23 D. 24 2. 某存储器容量为32Kxl6位，则（ ）。 A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为15根，数据线为32根 3. 若RAM中每个存储单元为16位,则下面所述正确的是（ ）。 A. 地址线也是16位 B. 地址线与16无关 C. 地址线与16有关 D. 地址线不得少于16位 4. DRAM的刷新是以（ ）为单位的。 A. 存储单元 B.行 C. 列 D. 存储字 5.动态RAM采用下列哪种刷新时，不存在死时间（ ）。 A. 集中刷新 B. 分散刷新 C. 异步刷新 D. 都不对 6. 下面是有关DRAM和SRAM存储器芯片的叙述： I. DRAM芯片的集成高 II. DRAM芯片的成本比SRAM高 III．DRAM芯片的速度比SRAM快 IV. DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新 通常情况下，错误的是（ ）。 A. I和II B. II和III C. III和IV D. I 和 IV 7. 下列说法中，正确的是（ ）。 A. 半导体RAM信息可读可写，且断电后仍能保持记忆 B. DRAM是易失性RAM,而SRAM中的存储信息是不易失的 C．半导体RAM是易失性RAM,但只要电源不断电，所存信息是不易失的' D. 半导体RAM是非易失性的RAM 8. 关于SRAM和DRAM,下列叙述中正确的是（ ）。 A. 通常SRAM依靠电容暂存电荷来存储信息，电容上有电荷为1，无电荷为0 太原理工大学计算机科学与技术学院 3 《计算机组成与体系结构》第四章习题 B. DRAM依靠双稳态电路的两个稳定状态来分别存储0和1 C. SRAM速度较慢，但集成度稍高；DRAM速皮稍快，但集成度低 D. SRAM速度较快，但集成度稍低；DRAM速度稍慢，但集成度高 9. 某一DRAM芯片，采用地址复用技术，其容量参1024x8位，除电源和接地端外，该芯片的引脚数最少是（ ）。 A. 16 B. 17 C. 19 D. 21 10. 【2010年计算机联考真题】 下列有关RAM和ROM的叙述中，正确的是（ ）。 I. RAM是易失性存储器，ROM是非易失性存储器 II. RAM和ROM都是采用随机存取的方式进行信息访问 III.RAM 和 ROM都可用做Cache IV. RAM和ROM都需要进行刷新 A．仅I和II B. 仅II和III C. 仅I、II和III D. 仅II、III和IV 11. 【2012年计算机联考真题】 下列关于闪存（FlashMemory)的叙述中，错误的是（ )。 A. 信息可读可写，并且读、写速度一样快 B. 存储元由MOS管组成，是一种半导体存储器 C．掉电后信息不丢失，是一种非易失性存储器 D. 采用随机访问方式，可替代计算机外部存储器 12. 下列几种存储器中，（ ）是易失性存储器。 A．Cache B. EPROM C. Flash Memory D. CD-ROM 13. U盘属于（ ）类型的存储器。 A. 高速缓存 B. 主存 C．只读存储器 D.随机存取存储器 14. 某计算机系统，其操作系统保存于硬盘上，其内存储器应该采用（ )。 A．RAM B. ROM C. RAM和ROM D. 均不完善 15. 下列说法正确的是（ ） A. EPROM是可改写的，故而可以作为随机存储器 B. EPROM是可改写的，但不能作为随机存储器 C. EPROM是不可改写的，故而不能作为随机存储器 D. EPROM只能改写一次，故而不能作为随机存储器 二、综合应用題 1. 在显示适配器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽50%用于刷新屏幕，保留50%带宽用于其他非刷新功能，且采用分辨率为1024×768像素，颜色深度为3B,刷新频率为72Hz的工作方式。 1) 试计算刷新存储器的总带宽。 2) 为达到这样高的刷新存储器带宽，应采取何种技术措施? 2. —个1K×4位的动态RAM芯片，若其内部结构排列成64 x 64形式，且存取周期为0.1μs。 1）若采用分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少？ 2) 若采用集中刷新，则对该存储芯片刷新一遍需多少时间？死时间率是多少? 太原理工大学计算机科学与技术学院 4 《计算机组成与体系结构》第四章习题 4.3主存储器与CPU的连接 一、单项选择题 题号 答案 题号 答案 1 11 2 12 3 13 4 14 5 6 7 8 9 10 1.【2009年计算机联考真题】 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。先要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）。 A. 1、15 B. 2、15 C. 1、30 D. 2、30 2.【2010年计算机联考真题】 假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（ ）。 A. 0000H B. 0600H C. 0700H D. 0800H 3.【2011年计算机联考真题】 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M x 8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是( )。 A. 22 位 B. 23 位 C. 25 位 D. 26 位 4. 用存储容量为16K×1位的存储器芯片来组成一个64K x 8位的存储器，则在字方向和位方向分别扩展了（ ）倍。 A．4、2 B. 8、4 C. 2、4 D. 4、8 5. 80386DX是32位系统，以4个字节为编址单位，当在该系统中用8KB(8K×8位)的存储芯片构造32KB的存储体时，应完成存储器的（ ）设计。 A.位扩展 B.字扩展 C.字位扩展 D. 字位均不扩展 6. 某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是（ ）。 19201817 A．0~2-1 B. 0~2-1 C. 0~2-1 D. 0~2-1 7. 4个16K×8位的存储芯片，可设计为（ ）容量的存储器。 A. 32K×16 位 B. 16K×16 位 C. 32K×8位 D.8K×16位 8. 16片2K×4位的存储器可以设计为（ ）存储容量的16位存储器。 A. 16K B. 32K C. 8K D. 2K 9． 设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（ ）片这样的存储芯片。 A. 256 B. 512 C. 64 D. 128 10. 地址总线A0(高位）~A15 (低位)，用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（ ）。 A. A2A3 B. A0A1 C. A12A13 D. A14A15 11. 若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4 太原理工大学计算机科学与技术学院 5