Cadence 16.5新功能

点击“是”,仍可以打开设计进行操作,但是在保存时只能另存为一个新设计。

可以在 “Setup-User Preferences”中设置“allegro_nolocking”来取消此功能。

Multi-threadingSupport

支持多线程工作:DRC更新可利用16位计算单元并行工作。

DB Doctor

DB Doctor中新增了“Purge Unused Constraints”功能,即删除设计中没有用到的约束规则。

Downrev to16.3

可以输出为16.3或16.2版本:“File-export-Downrevdesign”;

Log中列出了删除的属性。

SubclassCharacters

Subclass的字符增加到31位。

Same NetConstraint Set update

对于same net constraint,默认by layer DRC mode开启。

SymbolEditor

● 创建封装符号时,可以没有boundary;

● 可以将无电气特性的pin变成有电气特性的pin。

RefreshSymbol

更新符号时新增“reset pin escapes”功能。

Modules andLocked Property

生成.mdd文件时,可以添加“locked”属性,当复用模块加载到设计中,也同时连带lock属性。

Techfile

● 输出techfile时,可以依据约束管理器的信息筛选需要输出的内容;

● 支持dcf文件的读/写。

DesignStatus

Design Status新增Net Short DRC Status

Artwork

● 如果当前底片没有包含所有的层面,会发布警告;

● 支持添加空底片;

● 默认RS274X、2.5格式,十进制设计默认十进制输出。

Thieving

在“thieving”命令下option控制面板可以控制via在route keepin内。

CreateDetail

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4