Cadence 16.5新功能

支持任意层面上creat detail。

DisplayMeasure

对objects进行“Display-Measure”操作时,会显示网络名。

Shape Copy

对shape进行复制操作时,保留shape原有的参数。对“Z-Copy”和“Copy to layers”也支持。

User DefinedMask Layers—Mirror support

对自定义的焊盘mask layer也可以进行mirror操作,即从顶层翻转到底层。

PlaceReplicate—Support for Single Symbol

允许用户对单个器件的走线进行“replicate”操作,并且可以单独作为一个group进行移动。

Placement Files

执行“File-Import-placement”命令时,新增“Placement Options”选项。

16.5版本

16.3版本

DesignPartitioning

对于分版编辑的PCB设计仍支持place replicate功能。

PolygonSelect

框选功能可以通过双击鼠标完成操作。

Undo/RedoBuffer

对于“export idf”“flipdesign”“associativity off”“associativity on”“del_viaariay”命令,允许undo/redo操作。

Zoom Buttenin Pick Dialog

执行“pick”时,输入坐标后,可以选择“zoom”按钮,达到zoom centor 的效果。

NewVariables(新增变量,在“Setup-UserPreferences”中设置。)

● “single_via_replace_default”--当执行“Tools-Padstack-Refresh”命令时,允许用户确定某一个via 的替代类型。在“Setup-UserPreferences-Interactive”中设置

● text_nocompact

● options_no_enhanced_padentry

● artwork_arc_round_error--出光绘文件时显示错误的信息

● testprep_rpt_netnames--在testprep报告中显示网络名

● allegro_nolocking--编辑设计时不生成.lock文件

New Properties

● EMBEDDED_PLACEMENT--器件内嵌属性

● EMBEDDED_SOFT--布尔属性

● EMB_VIA_CONNECT_PADSTACK--板级水平的字符串属性

● EMBEDDED_VIA_KEEPOUT--布尔属性

● CDS_FSP_PIN_NAME--关于pin name的字符串属性

● CDS_FSP_PIN_NUMBER--关于pin number的字符串属性

● CDS_FSP_DP_PIN--关于pin的字符串属性

● CDS_FSP_IO_PIN_PAIR--关于pin的字符串属性

● CDS_FSP_DIFF_PIN_TYPE--关于pin的字符串属性

● CDS_FSP_BANK_NAME--关于pin的字符串属性

● CDS_FSP_VOLTAGE--关于pin的字符串属性

● CDS_FSP_PIN_TYPE--关于pin的字符串属性

● CDS_FSP_PIN_STD--关于pin的字符串属性

● CDS_FSP_PIN_FUNC--关于pin的字符串属性

● CDS_FSP_CONNECT_INFO--关于pin的字符串属性

ModifiedProperties

● LOCKED--允许在design level添加。可以给.mdd文件添加。当.mdd文件导入设计时,具有lock属性,其内部器件不能被编辑

● BACKDRILL_MAX_PTH_STUB--新版本增加支持via和pin

● CDS_FSP_NET--支持对pin增加此属性

● CDS_FSP_INSTANCE_NAME--从FSP_INSTANCE_NAME重命名

● CDS_FSP_INSTANCE_ ID--从FSP_INSTANCE_ID重命名

● CDS_FSP_IS_FPGA--从FSP_IS_FPGA重命名

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4