A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低 188、若内存容量为64KB，则访问内存所需地址线( A )条
A、16 B、20 C、18 D、19
189、若用6264SRAM芯片（8K×8位）组成128KB的存储器系统，需要（ A ）片6264芯片。
A、16 B、24 C、32 D、64
190、若内存容量为64KB，则访问内存所需地址线( A )条。
A、16 B、20 C、18 D、19
二、判断题
1、80486的逻辑段不允许有段的重叠和交叉。 （ F ）
2、在80486的32位标志寄存器中，其每一位都有一定的含义。 （ F ）
3、若一个数据块的起始地址为20A0H:0F6H，则该数据块起始地址的实际地址是21B60H。 4、SP的内容可以不指向堆栈的栈顶。 （ F ） 5、寄存器寻址其运算速度较低。 （ F ） 6、指令MOV AX，[BX]的源操作数是寄存器寻址方式。 ( F ) 7、对堆栈区的操作必须遵循先进先出的原则。 ( F ) 8、比较两个带符号数的大小，可根据CF标志来判断。 ( F ) 9、逻辑操作符AND，OR，XOR和NOT，只能用于数字表达式。 ( T ) 10、不能给段寄存器赋立即数。 ( T ) 11、OF位可用来表示有符号数的溢出。 ( T ) 12、无条件转移指令只能用于段内直接转移。 ( F )
13、MOV AX，[BP]的源操作数的物理地址为16*(DS)+(BP)。 ( F ) 14、指令MOV DI，OFFSET [BX][SI]是正确的。 ( F ) 15、指令MOV CS，BX是非法的。 ( T )
16、静态随机存储器中的内容可以永久保存。 ( F ) 17、总线周期是指CPU执行一条指令所需的时间。 ( F )
18、无论采用何种工艺，动态RAM都是利用电容存储电荷的原理来保存信息的。 ( T )19、Cache是一种快速的静态RAM，它介于CPU与内存之间。 ( T ) 20、寻址256M字节内存空间，需28条地址线。 ( T )
21、字长是描述CPU数据总线宽度的指标。 （ T ）
F ） （ 22、计算机的堆栈是一种特殊的数据存储区，数据存取采用先进先出的原则。 （ F ） 23、当运算结果各位全部为零时，标志ZF=0。 （ F ） 24、逻辑地址不是物理地址，但它是唯一的。 （ F ） 25、指令NOT AX，BX是合法的。 ( F ) 26、MOV [BX][BP]，AX是对的。 ( F )
27、80486中对堆栈单元的存取操作是以字节为单位的。 ( F ) 28、JMP指令要影响标志位。 ( F ) 29、INC指令影响所有状态标志。 ( F )
30、欲交换寄存器SI，DI的内容，可用指令XCHG SI，DI实现。 ( T ) 31、CPU中的程序计数器IP中存放的是指令的逻辑地址。 ( T ) 32、两个符号相同的数相减不会产生溢出。 ( T ) 33、汇编程序就是汇编语言程序。 ( F )
34、相对寻址中的位移量只能用16位表示。 ( F ) 35、EPROM是指可擦除可编程随机读写存储器。 ( T )
36、某内存模块的地址范围为80000H～0BFFFFH，该模块的容量为256K （ T ）
37、在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。输入时，准备好表示已满；输出时，准备好表示已空。 ( T )
38、无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。 ( T ) 39、I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。 ( T )
40、查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。 ( T ) 41、CLD指令是MOVSB指令的使用条件之一。 （ F ） 42、段寄存器间不能直接进行数据传送。 （ T ）
43、要把变量BUFF的有效地址送给BX，可用MOV BX，BUFF指令。 （ F ） 44、当对堆栈段的数据进行操作时，其操作数的有效地址可保存在BP中。 （ T ） 45、TEST指令属于逻辑运算指令。 （ T ）
46、CS和IP都不能作传送指令的目的操作数。 （ T ） 47、连接CPU和外设的接口电路中必须要有状态端口。 ( F ) 48、总线是专门用于完成数据传送的一组信号线。 ( F ) 49、I/O接口的基本功能之一是完成数据的缓冲 。 ( T )
50、要实现微机与慢速外设间的数据传送，只能利用查询方式完成。 ( F ) 51、单片8259A最多可接8个中断源。 ( T )
52、中断服务程序结束时，可用RET指令代替IRET指令返回主程序。 ( F )
53、若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先级最高的中断源是IRQ3。 ( T )
54、CPU在响应外中断时，会自动将标志标志寄存器的IF和TF清零。 ( T ) 55、可屏蔽中断要执行两个中断响应总线周期。 ( T ) 56、内中断不受IF和TF标志的影响。 ( F )
57、在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。 ( F )
58、同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。 ( F ) 59、中断向量地址是中断服务程序入口地址。 ( F )
60、利用8259A对外中断进行管理时，只能管理8个中断源。 ( F )