…………………密……………封……………线……………密……………封……………线………………… ——学院电子信息工程学院《数字电路与数字逻辑》试题库 二、 单项选择题（每小题2分，共20分）（答案填在答题框中） 学院 班级 姓名 学号 试题4(含答案) （考试形式：闭卷，考试时间：120分钟） 题号 得分 评卷人 题号 选项 1 2 3 4 5 6 7 D 8 A 9 C 10 D B A C B A D 1、某逻辑函数Y?AB?CD?，它的反函数为( )。 总分 复核人 一 二 三 四 五 六 七 (A) (A?B)(C?D?) (B) (A??B?)(C??D) (C) A?B??C?D (D) A?B??C?D? 2、某逻辑函数Y?A?CD?，它的对偶式为( )。 (A) A(C+D′) (B) A′(C′+D′) (C) A′(C+D′) (D) A (C′+D) 3、A+BC=( )。 (A) A+B (B) A+C (C) (A+B)(A+C) (D) B+C 4、CMOS电路的电源电压范围较大，约在（ ）。 (A) -5V～+5V (B) 3～18V (C) 5-15V (D) +5V 5、要构成容量为4K×8的RAM，需要（ ）片容量为256×4的RAM。 (A) 32 (B) 8 (C)4 (D) 2 16、4位(四位半)A/D转换器输出数字量范围:0000~19999,共20000级,其分辨率相当二2进制( )位A/D转换器。 (A) 8 (B) 10 (C) 12 (D) 14 7、有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ ）。 (A)4V (B)6.25V (C)9.375V (D)8.667V 8、要实现Q*=Q, JK触发器的J、K取值应为( )。 (A) J=0,K=0 (B) J=0,K=1 (C) J=1,K=0 (D) J=1,K=1 一、 填空题（每空1分，共20分） 1、数制转换:(57.625)10=( 111001.101 )2=( 71.5 )8=( 39.A )16。 2、(-1101)2的原码为 11101 , 反码为 10010 ,补码为 10011 。 3、已知x的补码为11111001,则x=( -111 )2。 4、CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的闲置输入端不允许 悬空 。 5、动态MOS存储单元是利用电容C上存储的电压存储信息的，为了不丢失信息，必须不断 刷新 。 6、存储器的两大主要技术指标是 存储容量 和 存取速度 。 **7、JK触发器的特性方程为 Q=JQ′+K′Q , T触发器的特性方程为 Q=TQ′+T′Q 。 8、若构成一个六进制计数器，至少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。 ?~I7?按顺序输入11011101时，输出9、当8线-3线优先编码器74HC148的输入端I0 ??。 9、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，Y2~Y0为（ ） (A)101 (B)010 (C)001 (D)110 计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为 自启动 能10、改变555定时电路的电压控制端CO的电压值，可改变（ ）。 力。 (A) 555定时电路的高、低输出电平 (B) 开关放电管的开关电平 10、用n位二进制译码器和或门或者与非门 ,可以产生任何形式输入变量数不大于 (C) 置“0”端R′的电平值 (D)