Sofer Technology Co., Ltd
图 46：在SI Model Brower窗口中编辑IBIS器件
在弹出的SI Model Browser窗口中切换至DML Models栏眉下，修改Library Filter栏位Current Design，修改Model Type Filter栏为IbisDevice，然后在下方找到TISSQE32882_ZAL_nomirror_noquad，点击下方的“Edit”按钮，会弹出IBIS Device Model Editor窗口。
图 47：在IBIS Device Model Editor窗口中选择管脚
P 41 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
Sofer Technology Co., Ltd
在弹出的IBIS Device Model Editor窗口中（默认的Edit Pins栏眉下）找到目的差分管脚对中的任意一个，
例如本案例的LA<2>连接的Pin E1，并点击它，会弹出IBIS Device Pin Data窗口，如下左图，然后修改窗口下方的Diff Pair Data的内容，主要Type栏选择极性，Mate Pin栏填入另一差分对管脚号，修改的结果如下右图（需要的话，Launch Delay和Logic Threshold Values也应填入正确数值）。
图 48：IBIS Device Pin Data窗口
模型中“遗漏”的差分管脚对。
图 49：IBIS Device Pin Data窗口中修改数据
一路确认退出后，即完成了对寄存器芯片模型中“遗漏”的差分管脚对的设置，同样方式可设置内存芯片以上之所以要确认所有需仿真的差分对都已在芯片模型中设定，目的是使仿真时Allegro PCB SI能够将其
识别为差分缓冲器，才能正确地设置差分激励和测量差分信号。
2.4.10
设置仿真参数
接上节，当完成差分对的设置后，Setup Diff Pairs窗口会切换至Setup SI Simulations窗口，即设置仿真窗
口。上半部分设置需要仿真的类型，包括Reflection（反射），Comprehensive（综合），Simulated Crosstalk（串扰仿真），Estimated Crosstalk（串扰评估），SSN（同步开关噪声），EMI（电磁辐射），Bus Analysis（总线分析），Signal Quality Screening（信号质量筛选）；下半部分设置仿真器类型，分别是tlsim（Allegro PCB SI自带），HSpice和Spectre（后两者都是外部仿真器）。这里我们选择最普遍的反射仿真和tlsim仿真器，然后点击“Next”按钮。
P 42 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
Sofer Technology Co., Ltd
图 50：Setup SI Simulations窗口
图 51：Setup Complete窗口
在点击“Next”按钮后，由于我们选择的是反射仿真，所以并不需要做额外的设置，Setup SI Simulations
窗口将直接切换至Setup Complete窗口，即设置完成窗口。在这里，我们可以点击窗口中的“Run SI Design Audit”按钮运行一次完整的SI设计审核，确保所有设置都已确认无误后，点击下方的“Finish”按钮结束SI Design Setup。
虽然这里完成了SI Design Setup的所有环节，但是我们的仿真设置并没有真正完成，还需要进行仿真参数选择Allegro PCB SI GXL中的命令Analyze -> Preferences，会弹出Analysis Preferences窗口，其中包含设置。
七个栏眉，分别是DevicesModels、InterconnectModels、Simulation、S-Parameters、Units、EMI和Power Integrity，依次列在下文中。
P 43 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
Sofer Technology Co., Ltd
图 52：Analysis Preferences窗口DevicesModels栏眉
栏眉
图 53：Analysis Preferences窗口InterconectModels
DevicesModels栏眉中可设置当元件模型缺失时默认的缓冲器模型，以及Buffer Delays缓冲器延迟。其中
前者一般可保持默认，后者与SwitchDelay和SettleDelay等时序测量有关，具体稍显复杂，不在本文论述。可以在此选择On-the-fly，会在仿真的同时计算Buffer Delays，而无需事先仿真计算出Buffer Delays；如果是差分缓冲器，需要选择From Library，并需事先仿真计算出Buffer Delays；当然，如果无需使用SwitchDelay和SettleDelay时序参数，此项可以随意选择。
InterconnectModels栏眉中，可以设置传输线模型过孔模型等。在上半部分Unrouted Interconnect Models，即未布线互联模型中，可保持默认，Allegro PCB SI在处理尚未连接的传输线（也就是鼠线）时，会按照这里的参数建模。在中部是Routed Interconnect Models，即已布线互联模型，需要根据建模精度的要求调节，具体如下表。 栏目名称 Default Cutoff Frequency 内容 即默认截止频率，截止频率越高，仿真越精确，但耗时越长。当所需仿真的信号频率较低（100MHz数量级）是，可保持此项默认的0GHz不变，也就是将传输线按照无损传输线建模，能较大幅度缩短仿真时间；一般情况下，这个截止频率应大于信号转折频率的3倍，或者是1/Tr（Tr为信号上升时间）。本案例可设为5GHz。 Shape Mesh Size 即形状网格尺寸。当传输线的边界元素尺寸大于此数值时，会被识别为形状。一般为了保证仿真性能，可保持默认的50mil不变或稍精确一些的25mil。本案例可设为50mil。 P 44 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
Sofer Technology Co., Ltd
Diffpair/Via Coupling Window 即差分对/过孔耦合窗口，用于判断差分线和差分过孔是否耦合（前者还需大于最小耦合长度），可保持默认的100mil。 Geometry Window 即几何窗口，当临近传输线（无论是同层还是相邻层）间距小于此数值时（还需大于最小临近电容和最小耦合长度），会考虑串扰影响。这里建议将默认的10mil增大到20～30mil，以提升串扰仿真精度。 Min Coupled Length Min Neighbor Capacitance Algorithm Model Generation Enable CPW Extraction 即最小耦合长度，耦合线段需要平行布线，不存在弯曲，而且大于此数值后，才会考虑串扰影响。由于蛇形线极为普遍，这里建议将默认的300mil改至10mil～30mil以提高精度。 即最小临近电容，耦合线需要大于此互容才会考虑串扰影响。这里建议将默认的0.1pF修改至0.01pF以提高精度。 算法模型生成，默认勾选。简单的说，当勾选时，场求解器会先查找互联模型库中是否存在匹配的输出线模型，存在时直接调用，不存在的话再通过场求解器创建。 使能CPW提取，Allegro PCB SI新的EMS2D全波场求解器支持CPW（共面波导）传输线，在选择EMS2D场求解器的情况下勾选此选项，将支持Allegro PCB SI中CPW传输线的提取。本案例因为采用传统的Bem2D场求解器，所以这里是否勾选无区别。 Field Solver 场求解器。Allegro PCB SI支持两种场求解器，Bem2D和EMS2D，两者的区别简单地说，传统的Bem2D场求解器运算速度快，精度能满足5GHz以下信号要求；而新的EMS2D场求解器精度更高（能最高支持到THz），支持传输线类型和参数更多，但仿真速度偏慢，如果使用算法模型可以在一定程度上缓解。本案例频率频率不太高，可以选择Bem2D。 表格 1：Routed Interconnect Models参数
另外，当在Field Solver栏选择EMS2D场求解器时，可通过右方的“Preferences”按钮打开EMS2D Preferences对话框，设定EMS2D场求解器的参数。
图 54：EMS2D Preferences对话框
而通过下方的Via Modeling Setup按钮可打开Via Model Extraction Setup窗口，设置过孔模型的提取。
P 45 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.