8b/10b架构SerDes芯片的设计与实现
随着市场对高速通信的需求越来越高,与高速通信有关的传输接口技术也成为研究的热点。传统的并行传输接口技术发展到今天已经很难有更大的潜力发挥,而在很多方面都有优势的串行接口逐渐进入研究者的视野,在此背景下,以前尚未完全发挥其潜力的SerDes接口标准成为越来越重要的技术标准。
SerDes是英文Serializer(串行器)和Dserializer(解串器)的简称,是目前较为主流的高速串行接口技术。它的两个重要特征是点对点和时分多路复用。
作为串行接口SerDes也由发送器和接收器构成,两者集成在同一个芯片内。在应用较为广泛的8b/10b SerDes中,发送器主要由8b/10b编码、并串转换电路、LVDS发送电路等构成,接收机主要由LVDS接收电路、时钟数据恢复电路、串并转换电路和8b/10b解码电路构成。
本文着重探讨了SerDes芯片中数据通道上的8b/10b编解码和LVDS收发两个关键的电路模块。编解码电路采用曾经IBM提出的具有较好的直流平衡特点的8b/10b协议来设计,LVDS电路则根据IEEE的LVDS标准结合项目的实际情况来进行设计。
研究过程中分别对编解码模块和LVDS收发模块进行了联合仿真。通过混合信号芯片验证平台的科学搭建和对芯片不断地调整优化保证了芯片数据通道上这两个重要的模块达到目标要求。
此外本文还研究了关系到SerDes芯片可靠性的ESD保护电路方案,从ESD的形成机理出发,研究了使用于本项目的ESD保护电路结构,并对具体应用进行了举例分析。之后对混合信号电路的版图设计流程进行了总结和实践,从数字电路和模拟电路不同的实现角度完成版图的规划、实现和合并工作。
最后本文对全芯片进行了不同条件下的仿真验证,在保证芯片逻辑功能正确的前提下,对全芯片的性能指标进行了不断地调整和优化,在此过程中通过合适的仿真方案保证了芯片的功能和性能。在本芯片的设计和实现过程中,本项目通过不断地研究和修正最后保证了芯片成功流片。