4位全加器设计解析

可件

题 学 班 姓 学 编程逻辑器设计大作业

目 四位全加器设计

院 自动化与电气工程学院

级 名 号

2104年 12月 30 日

目录

摘要 .............................................................................................................................. 1 1.设计目的 ................................................................................................................. 2 2.设计要求 ................................................................................................................. 2 3.设计原理 ................................................................................................................. 2

3.1.四位全加器....................................................................................................... 2 3.2.四位全加器的原理图....................................................................................... 4

4.设计方案 ................................................................................................................. 4

4.1.仿真软件........................................................................................................... 4 4.2.全加器原理....................................................................................................... 5

4.2.1一位全加器的设计与原理 ........................................................................... 5 4.2.2四位全加器的原理及程序设计 .................................................................... 5

5.程序设计 ................................................................................................................. 7 6.仿真及结果 ............................................................................................................. 8 总结与体会 .............................................................................................................. 10 参考文献 ................................................................................................................... 11

1

摘要

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

本次设计是用VHDL语言设计四位全加器，并用Quartus II仿真。 关键词：VHDL 四位全加器 Quartus II

1