实验四 用小规模集成电路设计组合逻辑电路
一、实验目的
1、掌握组合逻辑电路的特点；
2、掌握小规模集成电路设计组合电路的方法； 3、掌握电路故障检测方法。
二、实验设备及器件
1、数字逻辑电路实验箱 2、万用表1块
3、74LS10三输入三与非门2片
三、实验原理
1、数字电路的两大电路是（ ）和（ ），其中组合逻辑电路的
特点是任何时刻的（ ）仅仅取决于同一时刻（ ）的取值组合。
2、用小规模集成电路设计组合逻辑电路的步骤为： 1）（ ）； 2）（ ）； 3）（ ）； 4）（ ）。
四、实验内容
1、设计题目：设计一个判断电路。要求有三个输入端，当输入信号中有两个高电平时，输出才为高电平，否则输出为低电平。（用与非门实现）
2、三变量表决电路图如图4-1，74LS10两三输入与非门引脚图如图4-2。
图4-1 三变量表决电路 图4-2 74LS10引脚图
3、按图接好电路。
16
4、记录显示结果并判断结果是否正确。
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y
五、实验注意事项
1、注意集成电路多余输入端的处理； 2、两个集成芯片的连接注意电平是否匹配。
六、实验结论
1、与非门多余输入端最好接电源或与信号输入端并接，不要悬空。 2、小规模集成电路设计组合电路，尽量使用较少的门电路，尽量使用与非门，提高电路的负载能力和抗干扰能力。
17
实验五 译码器及其应用
一、实验目的
1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。 4、学习译码器的扩展。
二、实验设备及器件
1、数字逻辑电路实验箱 1个 2、74LS138 3-8线译码器 2片 3、74LS20 双4输入与非门 1片
三、实验原理
1、中规模集成译码器74LS138
74LS138是集成3线－8线译码器，在数字系统中应用比较广泛。图5－1是其引脚排列。 其中 A2 、A1 、A0 为地址输入端，Y0～Y7为译码输出端，S1、S2、S3为使能端。表5-1为74LS138真值表。
表5-1 74LS138真值表
输 入 S1 1 1 1 1 1 1 1 1 0 × 输 出 A1 0 0 1 1 0 0 1 1 × × S2+S3 A2 0 0 0 0 0 0 0 0 × 1 0 0 0 0 1 1 1 1 × × A0 0 1 0 1 0 1 0 1 × × Y0 0 1 1 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 1 1 Y2 Y3 Y4 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 Y5 1 1 1 1 1 0 1 1 1 1 Y6 Y7 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1
图5－1 74LS138引脚
18
74LS138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中：
2、译码器应用
因为74LS138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输
出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。
四、实验内容
1、译码器74LS138 逻辑功能测试
（1）控制端功能测试
测试电路如图5-2所示。按表5-2所示条件输入开关状态。观察并记录译码器输出状态。LED指示灯亮为1，灯不亮为0。
5-2 74LS138控制端功能测试
逻辑状态显示 S1 S2 S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 1 ╳ ╳ 1 1 0 1 0 1 逻辑开关 ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ 1 1 1 图5-2 74LS138逻辑功能测试电路 （2）逻辑功能测试
将译码器使能端S1、S2、S3及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端Y7???Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表5－3逐项测试74LS138的逻辑功能。
表5－3 74LS138逻辑功能测试
输 入 S1 1 1 1 1 1 输 出 A1 0 0 1 1 0 S2+S3 A2 0 0 0 0 0 0 0 0 0 1 A0 0 1 0 1 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 19
1 1 1 0 × 0 0 0 × 1 1 1 1 × × 0 1 1 × × 1 0 1 × ×
2、用74LS138实现逻辑函数
Y=AB+BC+CA
如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如5-3所示。用74LS138和74LS20各一块在实验箱上连接图5-3线路。并将测试结果记录表5-4中。
表5-4 函数功能测试
图5-3用74LS138组成函数Y
3、用用两个3线-8线译码器构成4线-16线译码器。
利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图5－4所示。
高位138片低位138片A0A1A2E1E2AE2B＋5VY8Y9Y10Y11Y12Y13Y14Y15Y0Y1Y2Y3Y4Y5Y6Y7A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y
A0A1A2A3A0A1A2E1E2AE2B图5-4 用两片74LS138组合成4/16译码器
4、译码器74LS42逻辑功能测试
五、实验注意事项
1、注意集成电路输入控制端和输出控制端的信号； 2、74LS138集成块搭接中注意输出信号的处理；
20