山西大学计算机与信息技术学院
实
姓 名 课程名称 成 绩 实验名称 吴思宇 验报
201601514167 告
专业班级 计算机科学与技术 （大数据方向试验班） 实验日期 2017.11.30 学 号 电子技术基础实验 指导教师 韩建栋 批改日期 时序电路综合设计 一、 实验目的 1、掌握计数器的工作原理及使用方法； 2、学会使用计数器进行时序逻辑电路设计； 3、能够熟练应用protues软件进行时序电路的分析、设计及功能验证。 二、实验中用到的虚拟仪器 1、PC机 2、proteus7.7 三、实验内容 1、实验电路图 d3b4b3b2b1a4e4e3e2e1d4d2d1a3a1c4c3c24321c1a2 ACB U174LS160MRLOADCLKENTENPMRLOADCLKENTENPMRLOADCLKENTENPMRLOADCLKENTENPMRLOADCLKENTENPMRLOADCLKENTENPD3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D074LS16074LS16074LS16074LS16074LS160RCOQ3Q2Q1Q0RCOQ3Q2Q1Q0RCOQ3Q2Q1Q0RCOQ3Q2Q1Q0RCOQ3Q2Q1Q0RCOQ3Q2Q1Q0D3D2D1D0U6U5U4U3U2 (NO)1921071921071921071921071921071921076543654365436543654315111213141511121314151112131415111213141511121314d4d3d2d1e4e3e2e1c4c3c2c1b5b4b3b2b1U7U11f1e2e1d2NAND_3NAND_412b32U8:A1b1U9d36U8:C574LS04d1b2NAND_41374LS04d4a4a3a2a1432115111213146543U8:B74LS04474LS043b4U8:DU122 U10U131AND_4b3b1a4a1Ad3d1c4c1(NO)BAND_4(NO)CAND_2U1412AND_2LS1SOUNDER附加功能：矫时、整点报时 设计者：吴思宇 张瑞轩 2、 实验原理 1 / 4
计数器是时序逻辑电路设计中的常用器件之一，除了用作对外部脉冲信号进行计数和定时外，还可以用来设定状态机的状态个数、控制状态机的状态转换。 在proteus中，常用计数器芯片及其功能描述如下： (1) 74LS161： 4位十六进制同步加法器 图5-1 74LS161逻辑符号 表5-174LS161功能表 (2) 74LS160：4位十进制同步加法器 图5-2 74LS160逻辑符号 2 / 4
表5-2 74LS160功能表 (3) 74LS191：4位二进制同步加减计数器 图5-3 74LS191逻辑符号 表5-3 74LS191功能表 3、实验步骤 (1)设计N进制计数器电路 N为千位数，因此需要先使用现有芯片进行扩展（串行进位或并行进位），同时考虑复位法和置数法的选择。 (2)设置电路的启停功能 (3)设置电路的置数功能 通过LOAD引脚和输入脚进行置数。 (4)实现计数值的数码显示 (5)使用七段数码管对计数器数值进行动态显示。 3 / 4
电路的启停可以使用芯片的ENT和ENP端进行控制实现。