第三章存储系统习题参考答案1

3. 用16K×8位的DRAM芯片组成64K×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?

解:(1)组成64K×32位存储器需存储芯片数为 N=(64K/16K)×(32位/8位)=16(片)

每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号

,逻辑框图如下所示:

(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。

设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步

刷新的间隔时间为:

则两次刷新的最大时间间隔发生的示意图如下

可见,两次刷新的最大时间间隔为tmax tmax=15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R =0.5×128=64 (μS)

7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(1) 画出地址译码方案。

信号控制端。CPU

(访存),要求:

(读/写),

(2) 将ROM与RAM同CPU连接。

解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为 ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址,而RAM需13位

片内地址,故可用A15-A13三位高地址经译码产生片选信号,方案如下:

(2)

9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80 次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访

问时间。

解:先求命中率h

h=nc/(nc +nm )=2420÷(2420+80)=0.968 则平均访问时间为ta

ta=0.968×40+(1-0.968) ×240=46.4(ns) r =240÷40=6 cache/主存系统的效率为e

e=1/[r+(1-r)×0.968]=86.2%

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4