哪个更好： SAR 还是 Δ-Σ 型 ADC？
用于工业、仪器仪表和医疗设备中的高性能数据采集信号链要求具备 高动态范围和精确的信号测量能力，同时还要应对苛刻的空间限制，以及散热 和功耗等设计挑战。获得较高动态范围的一种方法，是对转换器过采样，以便 精确监控并测量来自传感器微弱和强烈的输入信号。
过采样是一种高性价比的过程，以大幅高于奈奎斯特频率的速率对输入 信号进行采样，提升信噪比(SNR)和有效位数(ENOB)。原则上讲，对 ADC 进 行 4 倍过采样可额外提供 1 位分辨率，或增加 6dB 的动态范围(DR)。由过采样 而获得的 DR 改善为： ΔDR=log2(OSR)×3dB
在很多情况下，过采样是集成数字滤波功能的 Δ-Σ 型 ADC 所固有的特 性，其调制器时钟速率通常比信号带宽高 32 至 256 倍。但要求在输入通道之 间具有更高的开关速度时，便难以实现过采样。
SAR(逐次逼近型寄存器)ADC 还常用于通道多路复用架构中——这些架 构要求在接近满量程(最差情况)幅度时对步进输入作出快速响应，而不会产生 任何建立时间方面的问题。然而，这会极大提高驱动放大器的要求。为了能在 SAR 输入端建立来自开关电容 DAC 阵列的反冲，放大器必须具备极为优秀的 带宽、压摆率性能，以及良好的输出驱动能力。若非如此，那么输出响应便会 表现出非线性。
高吞吐速率的 SARADC 确实允许进行过采样。这种情况下，低噪底(通 过低 RMS 噪声和高吞吐速率组合实现)和高线性度尤为重要。某些高性能 SARADC 提供更高的带宽、高精度和较短时间窗口内的离散采样能力，可用于 快速控制和测量应用。以较小的封装尺寸提供高吞吐速率以及低功耗有助于设
计人员应对空间、散热、功耗和其他重要设计挑战——高通道密度系统中经常 会遇到这些挑战。
虽然两种 ADC 拓扑都能精确测量低至直流的信号，但 SAR 架构通常还 允许利用吞吐速率来调整 ADC 内核功耗。这项功能至少可降低 50%功耗，有 助于满足散热要求。与之相反，Δ-Σ 型 ADC 的功耗一般是固定的。比如 ADI 公司的 5MSPS、18 位 SARADCAD7960，便是一款具有功耗调节能力的高吞吐 速率产品。
采用 SARADC 进行过采样可以改善抗混叠性能，降低噪声。放置在 ADC 之前的低通滤波器可最大程度降低混叠;同时它还能通过限制带宽而降低 噪声。Δ-Σ 型 ADC 具有高采样比以及数字滤波器曲线，因此可最大程度降低其 模拟输入端的抗混叠要求。对 ADC 调制器进行过采样可降低总噪声。 SAR 架构无延迟或流水线延迟，可实现快速控制环路设计。诸如 AD7960 等 SARADC 相对满量程输入本底具有最低的噪底，从而 SNR 更高， 线性度性能出色。即便如此，它也无法像 Δ-Σ 型 ADC 那样提供接近直流 (50/60Hz)的 1/f 噪声抑制能力。提升 ADC 的动态范围还有很多别的方法，比如 并联连接 ADC，并使它们交错。然而，有些设计师可能会觉得这种方法太麻烦， 或者觉得不能在他们的系统中实现——这主要是因为功耗、尺寸以及成本的限 制。
tips:感谢大家的阅读，本文由我司收集整编。仅供参阅！