基于FPGA 与DSP 的等精度数字频率计设计
（湖南铁道职业技术学院）唐亚平 摘要：本设计根据等精度的多周期同步测频原理，采用Altera 公司的FLEX10K10系列FPGA 和TI 的TMS320VC5402
进行硬件电路的设计。各项实测表明，多周期同步测频法是正确、合理和可靠的。
关键词：多周期同步测频法；FPGA ；数字信号处理器 中图分类号： TN713 文件标识码： B
The Design of Equal Precision Digital Cymometer based on FPGA and DSP （Hunan Railway Professional Technology Collage）TANG Ya-ping
Abstract: This paper introduces a method of measuring frequency by multi-period synchronous theory. And based on it , the FPGA and Digital Signal Processor implement the cymomenter . All the test proved that the multi-period synchronous measuring method is correct and stable.
Keywords: multi-period synchronous measuring method；FPGA ；DSP 频率检测是电子测量领域的最基本也是最重要的测量之一，频率信号抗干扰强，易于传输，可以获得较高的测量精度, 所以测频率方法的研究越来越受到重视。本设计是以FPGA 为核心的等精度率数字频率计，采用TI 公司的
TMS320VC5402 DSP 芯片和Altera 公司的FLEX10K10系列FPGA，采用多周期同步测频原理，实现了高精度的恒误差频率测量，在使用过程中无需量程切换。经验证，产品性能稳定可靠，达到了较高的测量精度和测量速度。
1．多周期同步测频法原理
频率是周期信号在单位时间内的重复次数，电子计数器可以对一个周期信号发生的次数，进行计数。如果某一信号在T 秒时间间隔内的重复次数为N 次，则该信号的频率f 为
f =N T (1
在直接测频率的基础上发展的多周期同步测频率法，在目前的测频系统中得到越来越多广泛的应用。多周期同步法测频原理如图
1所示。
图1 多周期同步法测频原理波形图
首先，由控制线路给出闸门开启信号，此时，计数器并不开始计数，而是等到被测信号的上升沿到来时，来真正开始计数。然后，两组计数器分别对被测信号子和标准信号分别进行计数，要等到被测信号下降沿到来时才真正结束计数，完成一
次测量过程。计数器的开闭与被测信号是完全同步的。从图1中可以得到闸门时间不是固定的值,而是被测信号的整周期倍,即与被测信号同步，因而不存在对被测信号计数的±1误差，可得到式(2
n m = (2 f X f S 变形后可得 fx =
对上式进行微分，可得 n fs (3 m df X =?
由于dn ＝±1，n n f dn +df S (4 S 2m m n m =可推出 f X f S df df X 1df 1=±+S =±+S (5 f X m f S T ?f S f S
从式(5中可以看出：(1测量误差与被测信号频率无关,即实现了被测频带内的等精度测量；
(2增大T 或提高f S 可以提高测量精度；(3标准频率误差为d fS /f S ，因为晶体稳定度很高，标准频率误差可以进行校准，校准后的标准频率误差可以忽略。
2.设计实现
本系统可以完成频率、周期和占空比的测量，设计的总体电路如图2所示，由DSP 主控电路、FPGA计数电路、小信号放大整形电路、串口通信电路、数码显示电路和功能键选择组成。其工作过程是：根据功能键的判键结果（测频率、测周期还是测占空比），DSP发出启动等控制信号和1S 的闸门，FPGA完成对闸门的同步和在闸门时间内分别对标准信号和被测信号进行计数，然后将两组计数值（各32位）分8次送给DSP，DSP完成数值转换和相应的浮点运算，最后将运算结果送8位数码管动态显示。通过串口通信和上位机程序，测量过程也可以在PC 机控制下完成，并将测量结果送到PC