一文解析DSP与AD7656的高速AD采集电路
一、AD7656简介AD7656具有最大4 LSBS INL和每通道达250kSPS的采样
率，并且在片内包含一个2.5V内部基准电压源和基准缓冲器。该器件仅有典型值160mW的功耗，比最接近的同类双极性输入ADC的功耗降低了60% 。
AD7656包含一个低噪声、宽带采样保持放大器（T/H），以便处理输入频率高达8MHz的信号。该AD7656还具有高速并行和串行接口，可以与微处理器（mcu）或数字信号处理器（DSP）连接。AD7656在串行接口方式下，能提供一个菊花链连接方式，以便把多个ADC连接到一个串行接口上。
AD7656工作原理：AD7656足具有独立的六通道逐次逼近型（SAR）的模数转换器，转换处理和数据的精度是通过CONVST信号和一个内部晶振控制的。3个CONVST管脚允许3路ADC对独立同步采样。当3个CONVST管脚连接到一起时，就可以进行6个通道的同步采样。 AD7656具有高速的并行和串行接口，允许其与Microprocessors和DSP进行接口。当使用串行接口模式时，AD7656具有的菊花链特性允许多个ADC和一个串行接口连接。由于在电力继电保护产品中以并行接口连接设计为主，所以下面将以并行接口的连接方式介绍其工作原理。
首先，通过MCU或DSP控制CONVST管脚启动转换，并保持该信号为高电平。AD7656启动转换信号后会自动输出BUSY信号，BUSY信号下降沿时，代表转换已经全部完成。 此时，AD7656内部的6个寄存器中已经保存了转换的数据，然后通过控制片选CS和读RD信号依次顺序读出6个通道AD转换值。 读出AD转换值后，改变CONVST为低电平信号。注意在设计时，一定要保证AD转换过程中CONVST管脚保持高电平。 AD7656的应用：当前，继电保护产品在不断地更新换代并改变着设计模式。最初由于工艺和芯片等各方面因素的影响，第一代电力继电保护产品均采用模拟开关，配合单通道16bit的ADC设计，例如AD976，AD574等AD转换器产品；后来出现了使用16bit的AD7665和14bit的AD7685配合模拟开关的第二代继电保护产品，AD7665和AD7865在
当前很多电力继电保护产品中仍有非常成功的应用案例；随着技术的更新和产品工艺的改进，尤其是其10V双极多通道同步输入等技术特点，使AD7656有望成为电力继电保护的新一代产品。
二、TMS320C6713简介TMS320C6713 DSP是美国TI于1997年推出的C6000系列DSP芯片的一款，它是32位高速浮点型DSP，时钟最高频率为300MHz。 TMS320C6713主要特点有：
（1）体系结构采用超长指令字（VLIW）结构，单指令字长为32位，指令包里有8个指令，总字长达到256位。执行指令的功能单元已经在编译时分配好，程序运行时通过专门的指令分配模块，可以将每个256位的指令包同时分配到8个处理单元，并由8个单元同时运行。其最大处理能力可以达到2400MIPS。
（2）采用二级缓冲处理，4KByte直接匹配的程序缓冲L1P，4KByte可匹配的数据缓冲L1D，256KByteL2额外匹配内存。32位外部存储器接口，可无缝连接SRAM、EPROM、Flash、SBSRAM和SDRAM。
（3）丰富的外设，包括DMA，EDMA，支持无需CPU参与可以在允许的地址空间里传送数据，扩展总线，具有主机口和I/O端口操作等功能，多通道缓冲串口，其通过配置能和多种串行通信接口通信，两个32位通用定时器等。
三、模拟转换电路设计1、模拟转换电路设计由于在综合控制计算机采集的信号源与AD7656要求的输入信号不匹配，所以对信号源的信号进行前端调理电路调整，在AD7656前端调理电路设计主要考虑了如下因素：
（1）阻抗匹配。由于输入信号的信号源不一定是低阻抗，AD7656的输入端很可能会对信号源信号分压，从而影响采集转换信号的精度。在AD7656前级输入采用运算放大缓冲器解决该问题，因为运算放大缓冲器具有很高的输入阻抗，因此不会对信号源分压，同时它的低输出阻抗适合驱动AD7656的输入端;
（2）减小容性负载的影响。AD7656输入端具有容性负载特性，通常需要一个电阻和电容组成外部补偿电路，采用该电路给信号源增加了容性负载。
AD7656前端调理电路设计见图3所示。AD7656前端调理电路采用的运算放大缓冲器为ADI公司的OP177FS，其具有低输入失调电压（25V），失调电压时间漂移最大0.1V/℃，开环增益最小12V/V，电源电流2.0mA。
2、AD7656与TMS320C6713B接口电路设计AD7656与TMS320C6713B接口电路采取并行接口设计。在电路设计时将AD7656的SER/PAR管脚设置为并行接口方式，W/B管脚设置为字方式，H/SSEL管脚设置为硬件启动转换方式。TMS320C6713B通过外部存储器接口（EMIF）总线实现对AD7656访问，启动对AD7656转换，读取转换结果数据，接口电路结构图见图4所示。
TMS320C6713B通过CPLD实现对AD7656控制逻辑译码，来满足AD7656的访问时信号的逻辑要求，AD7656访问时序图见图5所示。
AD7656包括6通道ADC转换，可实现6通道ADC同步转换，减少了多路ADC转换采样时间。在CPLD逻辑设计中采用同时控制CONVSTA
CONVSTBCONVSTC管脚输出有效完成6通道ADC通道同步转换。
根据图5所示AD76565通过CONVSTA，B，C信号的上升沿启动ADC转换，ADC转换过程中，BUSY信号为逻辑高标识，ADC正在转换过程中，ADC转换时钟由内部时钟产生，从CONVSTA，B，C信号的上升沿启动转换3s后ADC转换结束，BUSY信号为逻辑低表示ADC转换结束。TMS320C6713B通过EMIF总线接口完成对转换结果的读取。对AD7656芯片转换结果读取，通过CS片选信号和RD读信号控制，6个通道转换结束后，TMS320C6713B控制CS为有效和6个RD读有效信号，完成对模拟量输入V1信号、V2信号、V3信号、V4信号、V5信号、V6信号转换结果的读取。 3、AD7656设计中应注意问题3.1电压基准电路设计
由于AD7656转换的精度与参考电压基准电压的精度有很大关系，参考电压基准输出电压值用来确定数据转换系统的满量程输入范围，同时参考电压基准电压的任何误差都会严重