计算机接口技术总复习题及答案
1章练习题
一·单项选择题
1． 8086微处理器可寻址访问的最大I/O空间是（ ② ）。
① 1KB ② 64KB ③ 640KB ④ 1MB 2.CPU的控制总线提供（ ④ ）。
① 数据信号流 ② 所有存储器和I/O设备的时序信号及控制信号 ③来自I/O设备和存储器的响应信号 ④ 前面②和③两项
3. CPU的数据总线提供（ ① ）。
① 数据信号流 ② 所有存储器和I/O设备的时序信号及控制信号 ③来自I/O设备和存储器的响应信号 ④地址信号流
4. CPU的地址总线提供（ ④ ）。
① 数据信号流 ② 所有存储器和I/O设备的时序信号及控制信号 ③来自I/O设备和存储器的响应信号 ④地址信号流
5. CPU在执行OUT DX，AL指令时，CPU往控制总线上送出的有效信号是（ ① ）。 ①IOW ② MEMW ③ IOR ④MEMR 6. CPU在执行OUT DX，AL指令时，CPU往地址总线上送出的有效信号是（ ① ）。 ① DX寄存器所存放的地址 ② AL寄存器所存放的数据 ③ IOR IOW ④MEMR MEMW 7. CPU在执行OUT DX，AL指令时，CPU往数据总线上送出的有效信号是（ ② ）。 ① DX寄存器所存放的地址 ② AL寄存器所存放的数据 ③ IOR IOW ④MEMR MEMW 8. 8086 CPU寄存器中,能在操作数内存寻址时用作地址寄存器的是（ ② ）。
① AX ② BX ③ CX ④ DX
9. 8086CPU在作外设输入时，控制信号M/IO ，DT/R必须是（ ② ）。
① 11 ② 00 ③ 01 ④ 10
10. 8086CPU基本总线周期中，地址信号在（ ① ）时间发生。
① T1 ② T3 ③ T2 ④ T4
11. 8086CPU在作总线操作时，遇到READY=L后可插入（ ② ）。
① 1个等待周期 ② 等待周期个数由具体情况所定 ③ 2个等待周期 ④ 3个等待周期
12. 8086系统中，SP（ ② ）。
①只能指向奇地址单元 ② 只能指向偶地址单元 ③最好指向偶地址单元 ④ 最好指向奇地址单元
13. 8086 系统配置在最大方式比最小方式增加的一片专用芯片是（ ③ ）。
① 总线驱动器74LS245 ② 总线锁存器74LS373 ③ 总线控制器8288 ④ 中断控制器8259
14. 8086/8088CPU读总线周期中，T1~T4期间一直保持有效的信号是（ ① ）。 ① M/IO ② DEN ③ WR ④ ALE
15. 外总线（E-BUS）又称（ ② ）。
① 微机总线 ② 通信总线 ③ 系统总线 ④ 板级总线
16．8086/8088CPU最大方式下，读写存储器控制信号是（④ ）。
①RD、WR ②WR和M/IO ③ IORC、IOWC ④ MRDC, MWTC 17. 8086/8088CPU读写奇存储体1个字节时，BHE， A0是（ ② ）。
1
① 1，0 ② 0，1 ③ 0，0 ④ 1，1
18. 8086的读周期时序在（ ② ）时钟周期时，数据总线上有一段高阻态（浮空状态）。 ①T1 ②T2 ③T3 T4
19. 8086输出周期中必须提供高电平“1”的控制信号是（ ① ）。
① DT/R ②DEN ③ M/IO ④WR 20. 8086写端口周期中必须提供低电平“0”的控制信号是（ ③ ）。 ① DT/R ②DEN ③ M/IO ④ RD
21. 8086系统配置中，用74LS245（8286）作总线收发器时，必须配置的74LS245（8286）片数是（ ② ）。 ① 1 ② 2 ③ 3 ④ 4
22. 查询I/O控制方式中，CPU查询的外设状态信息是通过（ ③ ）。
①地址总线 ②控制总线 ③ 数据总线 ④中断请求线
23.芯片74LS373在8086 CPU系统中用作（ ② ）。
① 总线驱动器 ②总线锁存器 ③总线控制器 ④总线仲裁器
24. 当8086 CPU的RESET引脚从高电平变为低电平（即脱离复位状态）时，CPU从内存的（ ③ ）单元开始执行程序。
①00000H ②FFFFFH ③FFFF0H ④0FFFFH
25. 8086 CPU寄存器中,能在I/O寻址时用作地址寄存器的是（④ ）。
① AX ② BX ③ CX ④ DX
二. 多项选择题
1. PC机中的D0---D7数据线是（ ② ③ ④ ）。
① 单向 ② 双向 ③ 可向存储器传送数 ④ 可向I/O传送数据 ⑤ 可传送地址
2. 在8086／8088最小方式下，可选择的必要芯片有（ ① ② ③ ）。
①74LS373 ② 8284 ③ 74LS245 ④8288 ⑤ 8289 3. 8086CPU进入中断服务程序前，CPU自动把（ ① ③ ）压入堆栈。
①CS ② BP ③IP ④ IR ⑤SP
4. 8086CPU进行存储器写操作时，在总线周期的T1周期（状态）下，总线信号中（ ① ③ ）
① M/IO＝H
② M/IO＝L ③ALE＝H
④WR＝L ⑤DEN＝H
5. 8086CPU进行IO写操作时，在总线周期的T1周期（状态）下，总线信号中（ ② ③ ） ① M/IO＝H ② M/IO＝L ③ALE＝H ④WR＝L ⑤DEN＝H
6. 8086CPU的下列6种中断中，不需要进入中断响应周期获取中断类型码的是（ ② ③ ④ ⑤ ⑥ ）。
① INTR ② NMI ③ 除法错中断 ④ 单步中断 ⑤溢出中断 ⑥ 断点中断
7.在8086／8088最大方式下，可选择的必要芯片有（① ② ③ ④ ）。 ①74LS373 ② 8284 ③ 74LS245 ④8288 ⑤ 8289 8. 在8086系统中，一个总线周期可以传送（ ① ② ）个字节的数据。
① 1 ② 2 ③ 3 ④ 4 ⑤ 5
三．填空题
1. 为了提高程序的执行速度，充分使用总线，8086 CPU内部被设计成 执行单元 和 总线接口单
元 两个独立的功能部件。
2. 8088执行存储器写时序的时候，IO/M为___低___电平，DT/R为___高__电平。
2
3. 微型计算机数据总线位数取决于微处理器的__字长__。
4. PC/XT机I/O端口写总线周期时序中，DB线上的有效数据是CPU执行OUT指令输出到总线的数据，它从T2周期保持到__T3___周期。
四．简答题
1. 8086／8088的EU与BIU各表示什么含义?各自的功能是什么?
答：EU是8088／8088微处理器的执行部件，BIU是8088／8088微处理器的总线接口部件。EU的功能是
执行指令，BIU的功能是使8086／8088微处理器与片外存储器或I／o接口电路进行数据交换。
2． “8086执行了一个总线周期”，是指8086做了哪些可能的操作?基本总线周期如何组成?在一个典型
的读存储器总线周期中，地址信号、ALE信号、RD信号、数据信号分别在何时产生? 答:(1)是指8086对片外的存储器或I／O接口进行了一次访问，读写数据或取指令。 (2)基本总线周期由4个时钟周期组成，分别记为T1，T2，T3，T4。
(3)地址信号、ALE信号在T1周期内产生，RD信号在T2周期内产生，数据信号一般在T3内产生，若T3来不及提供数据，可在某Tw内产生有效数据。
3. 简述uP,uc,ucs三者的区别。
uP微处理器一般也称为中央处理单元(CPU,Central processing unit),它本身具有运算能力和控制功能。 uc,微型计算机是由MP、存储器、输入/输出接口电路和系统总线构成。
ucs微型计算机系统是以微型计算机为主体，配上软件系统和外部设备而构成的。
4.简述8086／8088引脚信号HOLD、HLDA
HOLD为保持请求信号（输入），当外部逻辑把HOLD引脚置为高电平时，8086在完成当前总线周期以后让出总线控制权。
HLDA为保持响应信号（输出），这是CPU对HOLD信号的响应。响应时，使HLDA输出高电平，8086的三态信号线全部处于高阻态。使外部逻辑可以控制总线。
2章练习题
一·单项选择题
1．同步控制是（ ③ ）。
①只适用于CPU控制的方式 ②只适用于外围设备控制的方式 ③由统一时钟信号控制的方式
④所有指令执行时间都相同的方式8086CPU标志寄存器中,IF=1表示（ ）。 2．ISA总线是（ ② ）。
① 8位 ② 16位 ③ 32位 ④ 64位
3.PCI总线系统采用的总线时钟可以是33MHz和66MHz，当采用66MHz总线时钟工作于64位系统时，其数据传输速率为（ ③ ）MB/s。
①132 ②264 ③ 528 ④ 1056 4. 描述PCI总线基本概念中正确的句子是（ ① ）。
①PCI总线的基本传输机制是猝发式传送
②PCI总线是一个与处理器有关的高速外围总线 ③PCI设备一定是主设备
④系统中允许只有一条PCI总线
5. USB口最多可连接外设装置的个数为（③ ）。
①16 ② 64 ③127 ④ 255
3
6.USB使用的连接电缆为（ ② ）。
① 3芯电缆 ② 4芯电缆 ③ 5芯电缆 ④ 6芯电缆
7. 目前PC机都带有USB接口，USB接口是一种（ ④ ）。
①外设 ② 接口电路 ③并行接口标准 ④ 串行接口标准
8. USB支持3种总线速率：低速(1.5Mbps)，全速(12Mbps)和高速(480Mbps)。USB1.1协议支持（ ③ ）传输，USB2.0协议支持（ ④ ）传输。 ① 低速 ②全速 ③低速和全速 ④高速
9. 如果要开发USB接口的外设，就必须遵循USB设备类规范中的定义。 USB设备类规范根
据常用计算机外设的功能特性进行分类，为每类设备制定了与主机通信的标准。这样就使具有相同属性的不同设备可共用同一（ ① ）。
①驱动程序 ②物理通道 ③数据传输格式 ④接口电路
10. USB主机控制器规范制定了USB主机的硬件接口，设计USB主机驱动程序时必须了解相
应USB主机控制器的规范。目前唯一的USB2.0主机控制器的接口规范是（① ）。 ① Intel公司提出了EHCI(Enhanced Host Controller Interface)标准
②Compaq，Microsoft等提出的OHCI(Open Host Controller Interface)标准 ③Intel公司制定的UHCI(Universal Host Controller Interface)标准
④接口电路标准
11. USB设备通过HUB最多可扩展（ ① ）层。
①6 ② 4 ③8 ④ 2
二. 多项选择题
1. 下列属于串行通信接口标准的有（ ③ ④ ）。
① PCI ② IDE ③ USB ④ RS-232C ⑤ ISA 2. USB口是（ ① ③ ④⑤ ）。
①通用串行接口 ② 并行接口 ③即插即用 ④ 自带电源 ⑤电源最大能提供100MA电流
3. PCI总线特点有（ ① ② ③ ④ ）。
①支持并发工作和线性突发传送 ② 局部总线 ③支持自动配置 ④高性能，低成本，使用方便。 ⑤电源最大能提供100MA电流
4.AGP总线是（ ① ② ③ ）。
①专用数据通道 ② 采用DIME技术，直接访问主存。 ③中文全称是加速图形端口 ④电源最大能提供100MA电流 ⑤高性能，低成本，使用方便。
5. ISA总线是（ ② ③ ④ ）。
①62个引脚 ② 62+36个引脚。 ③数据线16位，地址线24位。 ④称之为工业标准体系结构 ⑤即插即用。
6. 下列接口标准中，哪些组是硬盘接口标准： （ ② ） ① ESA, SCSI ② IDE, SCSI, EIDA ③ Uhra DMA33/66 ④ ATA, ATAPI, USB
7. 指出下列接口中哪些属于串行总线。 （ ①②③④ ）
① RS-485 ② RS-232 ③ USB ④ IEEE 1394 ⑤PCI
8. USB是一种新兴的计算机外围串行通信接口标准，它克服了传统计算机串、并口的缺陷，具有（ ① ② ③ ④ ⑤ ）优点，
①热插拔 ②即插即用 ③数据传输可靠 ④扩展方便 ⑤低成本
9.USB规范包括3部分：（ ① ② ③ ）。
4
①USB基本规范 ②USB设备类规范 ③USB主机控制器规范
10. USB基本规范定义了USB总线的基本内容，包括（ ① ② ③ ④ ⑤ ）等。
①系统结构 ②物理特性 ③机械特性 ④电气特性 ⑤数据传输格式
11. USB总线提供USB主机和USB功能设备之间的通信服务，通常USB系统都以分层的形
式来理解。从上到下，USB系统通常被定义为3层，即（ ① ② ③ ）。 ①功能层 ②USB设备层 ③USB总线接口层 ④系统结构
12. USB协议将通信逻辑分为三层，即（ ① ② ③ ）。
①信号层 ②协议层 ③数据传输层 ④系统结构
13.USB协议提供了4种不同的传输类型：（ ① ② ③ ④ ）。 ①控制传输(Control) ②批量传输(Bulk)
③中断传输(Interrupt) ④实时传输(Isochronous)
三．填空题
1. 在USB主机端，功能层由客户端软件实现；USB设备层由USB系统软件实现；USB总线接口层由USB主机控制器硬件来实现。
2.在USB设备端，功能层由设备相应的功能软件实现；USB设备层则由USB逻辑设备提供硬件抽象；USB总线接口层则由USB设备控制器中的总线接口完成。
3. 控制传输用来对设备进行初始化和配置管理。它是每个USB系统所必须支持的传输方
式，每个USB系统在工作之前，都要利用控制传输进行初始化和配置功能设备。
4.批量传输用于大块数据进行无错传输。只能在全速和高速模式下使用，适用于大量数据的不连续传输。
5.中断传输用于传输总线中的中断信号相关数据。
6.实时传输用来传输音频或视频数据。它并不保证数据的完整性，用于那些可以牺牲数据完整性来保证数据实时性的场合。
3章练习题
一·单项选择题
1．当8086/8088访问300H端口时，采用（ ③ ）寻址方式。
① 直接 ② 立即 ③ 寄存器DX间接 ④ 相对
2. 8086CPU响应可屏蔽INTR中断时，CPU（ ③ ）。
① 执行一个中断响应周期 ②执行两个连续的中断响应周期 ③执行两个中断响应周期，其间有3个Ti (空闲周期) ④不执行中断响应周期
3. CPU与I/O接口电路数据交换方式为（ ① ）。
5