******大学毕业设计（论文）
第3章 系统硬件电路设计
3.1 主要电路的设计
系统硬件电路部分主要包括：
主控单元电路：采用51系列单片机AT89S51为主控单元。 信号处理电路：数模转换模块DAC0832。 电压放大电路：集成运算放大器OPA552。 人机接口电路：按键电路。
显示部分电路：8位并行数码显示管。
附属电路：包括晶体振荡电路、重启电路、参考电压电路、滤波电路等。
3.2 具体电路介绍
3.2.1 主控单元电路
采用51系列单片机AT89S51为主控单元。AT89S系列单片机是ATMEL公司研制生产的，优越的性能价格比使其成为颇受欢迎的单片机。
AT89S系列与MCS-51系列单片机相比有两大优势：第一，片内程序存储器采用闪存存储器，使程序的写入更加方便；第二，提供了更小尺寸的芯片(AT89S2051/1051)，使整个硬件电路的体积更小。
AT89S系列单片机有4种型号：AT89S51、AT89S52、AT89S2051、AT89S4051，其中AT89S2051/4051是ATMEL公司AT89S系列的新成员。它以较小的体积，良好的性能价格比受青睐，在家电产品、工业控制、计算机产品、医疗器械、汽车工业等应用方面成为用户降低成本的首选器件。这里以AT89S51为代表对AT89S系列单片机做一阐述。
AT89S51是美国ATMEL公司生产的低功耗，高性能CMOS 8位单片机，片内含4k bytes的可系统编程的Flash只读程序存储器，器件采用高密度、非易失性存储技术生产，兼容标准8051指令系统及引脚。AT89S51单片机集Flash程序存储器和通用8位微处理器于单片芯片中，功能强大，价位低，可为许多应用场合提供高性价比的解决方案，可灵活应用于各种控制领域[7]。
AT89S51芯片的引脚图如图3-1所示：
4
******大学毕业设计（论文）
12345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5(MOSI)P1.6(MISO)P1.7(SCK)RSTP3.0(RXD)P3.1(TXD)P3.2(INT0)P3.3(INT1)P3.4(T0)P3.5(T1)P3.6(WR)P3.7(RD)XTAL2XTAL1GNDAT89S51VCCP0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)EA/VPPALE/PROGPSENP2.7(A15)P2.6(A14)P2.5(A13)P2.4(A12)P2.3(A11)P2.2(A10)P2.1(A9)P2.0(A8) 图3-1 AT89S51引脚图
主要性能参数：
● 与MCS-51产品指令系统完全兼容
● 4k字节在系统编程（ISP）Flash闪速存储器 ● 1000次擦写周期 ● 4.0-5.5V的工作电压范围 ● 全静态工作模式：0Hz-33MHz ● 三级程序加密锁 ● 128*8位内部RAM ● 32个可编程I/O口线 ● 两个16位定时/计数器 ● 5个中断源
● 全双工串行UART通道 ● 低功耗的闲置和掉电模式 ● 中断可从空闲模式唤醒系统 ● 看门狗（WDT）及双数据指针 ● 掉电标识和快速编程特性 ● 片内振荡器和时钟电路
5
******大学毕业设计（论文）
管脚说明： VCC：供电电压。 GND：接地。
P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。每位能驱动8个TTL逻辑门电路。当对管脚写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址的低8位和数据总线复用。在FIASH编程时，P0口接收指令字节，而在程序校验时，输出指令字节，此时P0外部须接上拉电阻。
P1口：P1口是一个带内部提供上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动4个TTL逻辑门电路。P1口管脚写入1后，通过内部的上拉电阻把端口拉到高电平，此时可用作输入口，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉电阻的缘故。在FLASH编程和校验时，P1口接收低八位地址。
P2口：P2口是一个带有内部上拉电阻的8位双向I/O口，P2口的输出缓冲级可驱动4个TTL逻辑门电路，当P2口被写入“1”时，其管脚被内部上拉电阻拉高，此时可作为输入口。作为输入口时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉电阻的缘故。当P2口访问外部程序存储器或外部数据存储器时，P2口输出地址的高八位。在访问8位地址的外部数据存储器时，P2口线上的内容，在整个访问期间不改变。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口是一组带有内部上拉电阻的8位双向I/O口，P3口输出缓冲级可驱动4个TTL逻辑门电路。当P3口写入“1”后，它们被内部上拉电阻拉为高电平，并可作为输入端口。作输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉电阻的缘故。
P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能可作为AT89S51的一些特殊功能口：
P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0（外部中断0） P3.3 INT1（外部中断1） P3.4 T0（定时器0） P3.5 T1（定时器1）
P3.6 WR（外部数据存储器写选通） P3.7 RD（外部数据存储器读选通）
6
******大学毕业设计（论文）
P3口同时为闪烁编程和编程校验接收一些控制信号。
RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上的高电平将使单片机复位。
ALE/PROG：当访问外部存储器时，地址锁存允许管脚的输出电平用于锁存地址的低8位字节。在FLASH编程期间，此引脚用于输入编程脉冲。即使不访问外部存储器，ALE端仍以时钟振荡频率的1/6输出正脉冲信号，因此它可用作对外部输出脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址单元上置0。此时，ALE只有在执行MOVX，MOVC指令时ALE才起作用。另外，该引脚会被略微拉高，单片机在执行外部程序时，应设置ALE无效。
PSEN：外部程序存储器的选通信号。在由外部程序存储器取指令期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的PSEN信号将不出现。
EA/VPP：当EA保持低电平时，则在此期间访问外部程序存储器（0000H-FFFFH），
不管是否有内部程序存储器。注意加密方式1时，EA将内部锁定为RESET；当EA端保持高电平时，此期间访问内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电压VPP。
XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：反向振荡放大器的输出端。 振荡器特性：
XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石英晶体振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。由于输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平符合要求的宽度。
芯片擦除：
在并行编程模式，利用控制信号的正确组合并保持ALE/PROG引脚200ns-500ns的低电平脉冲宽度即可完成擦除操作。在串行编程模式，芯片擦除操作是利用擦除指令进行。在这种方式，擦除周期是自身定时的，大约为500ms。
此外，AT89S51设有稳态逻辑，可以在零频率的条件下进入静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作，但RAM，定时器，计数器，串行口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所有
7