.
设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：
中断源 L0 L1 L2 L3 L4 屏蔽字 0 1 2 3 4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 0
4．答：
（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位； （2）-64~63；
16
（3）2；
16
（4）2．
四、（6分）
答：
被加数为 0,101;0.100100，[x]补 = 00,101; 00.100100 加数为 0,100;1.010100，[y]补 = 00,100; 11.010100 （1）对阶：
[△j]补 = [jx]补- [jy]补 = 00,101 + 11,100 = 00,001 即△j = 1，则y的尾数向右移一位，阶码相应加1，即
[y]’补= 00,101; 11.101010
② 求和
[Sx]?+[Sy]?= [Sx]?+[Sy]补 补补补 = 00.100100 + 11.101010
= 00.001110
即 [x+y]补 = 00,101; 00.001110 尾数出现“00.0”，需左规。 ③ 规格化
左规后得 [x+y]补 = 00,011; 00.111000 ∴[x+y]补 = 00,111; 00.111000
五、（8分）
答：DMA方式接口电路的基本组成框图如下：
.
.
以数据输入为例，具体操作如下：
① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； ② 设备向DMA接口发请求（DREQ）；
③ DMA接口向CPU申请总线控制权（HRQ）；
④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口； ⑤ 将DMA主存地址寄存器中的主存地址送地址总线； ⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； ⑦ 将DMA数据缓冲寄存器的内容送数据总线； ⑧ 命令存储器作写操作； ⑨ 修改主存地址和字计数值；
⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。
六、（10分）
方法一：
答：地址空间描述如下： ROM对应的空间：
1111 1111 1111 1111 1111 0000 0000 0000 RAM对应的空间：
1110 1111 1111 1111 1110 1000 0000 0000
选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片
.
.
ROM芯片1：
1111 1111 1111 1000 ROM芯片2：
1111 0111 1111 0000 RAM芯片1、2：（位扩展） 1110 1111 1110 1000 CPU与存储器连接图见下页：
A15&A14A13A12A11CPUA10-A0G1G2AG2BCBAY7Y6
1111 0000 1111 0000 1111 0000
1111 0000 1111 0000 1111 0000
Y0CSROM1D7-D0D7-D0RDROM2D7-D0CSOERDRAM1D7-D4CSOEWERAM2D3-D0WE
方法二：
答：地址空间描述如下： ROM对应的空间：
1111 1111 1111 1111 1111 0000 0000 0000 RAM对应的空间：
1110 1111 1111 1111 1110 1000 0000 0000
选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片
.
.
R/WMREQA15A14A13A12A11A10Y7Y6Y5Y4Y3Y2Y1Y0&CPUG1G2AG2BCBA&A0A11ROMA0D0A10RAMA0A10RAMA0D0D7D4D3D0D7D7D4D3
.