59. 用Allegro SI仿真的时候，DDR3跑的是800MHz，所以我CLK设的是400MHz，您所在Stimulus
Edit中的Switch At选BOTH，这样跑出来的才是正确的。打开switch at的方法是：在Stimulus State栏中选Custom选项，Stimulus Type里面选择SYNC，在下面的Stimulus Editing栏就可以看到Switch At选项。
60. 当使用层次式设计时,导出物料清单要选中use occurrences(preferred) ，而不是use
instances（使用当前属性）。否则可能出现器件编号不对的状况。
61. 当back annotation反标失败的时候，可再重新对整个design来一次annotation，甚至是先
复位所有编号，再无条件编号，平铺式选instances跟occurrences没关系，层次式必须选择occurrences。然后brd导出logic，orcad再反标一次即可。
62. 铺静态铜完成后最好fix下，否则split planes时可能会导致之前的覆铜丢失。 63. Allegro老是提示dynamic shapes里有out of date shapes怎么办？
答：肯定是用画anti etch线的方法分割电源层，但分割得太碎，导致一些外面的dummy net的shapes被自动删掉而留下一些boundaries，没分割一次，boundary就增多，所以可以看到out of date shapes会增多。这时单纯删除shape是不行的，要在color/visibility里将bound.这一栏显示才行。
64. 不小心将所有覆铜删掉后,导致之前打的接到低上的过孔全都变成dummy net了，有没有办法可
以批量修改这些过孔的网络接到地呢？ 答：
a) 先铺上GND属性的dynamic copper；
b) 选中所有过孔，然后移动到板外面，不要选中rip up，最好用ix 命令，方便待会儿移回到原来的位置；
c) 然后再用ix命令移回到原来的位置，此时刚才的无网络连接属性的过孔将会自动打上网络属性。
65. 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。（ALLEGRO）
（出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或 WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。事实上，设计人员应充分使用Allegro的Autosave功能，以避免各种情况下引起的数据丢失。提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。用Allegro打开该文件，另存为brd文件即可） 66. 在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导
致之前的工作白费。
（此问题14.1已经解决，而且同样与操作系统有关）
67. 用贴片焊盘（type=single）做成的package，用tools\\padstack\\modify design padstack...
编辑，发现type变成了blind/buried。为什么会这样？
（这是软件显示上的小漏洞，但是丝毫不影响使用，焊盘还是事实上的single）
68. 修改过焊盘后以同名保存（替换了原来的焊盘），但是用tools\\padstack\\modify design
padstack...检查用该焊盘做的package，发现仍旧是老焊盘，而事实上任何目录中老焊盘都不存在了。既然allegro是要到pad_path中调用焊盘的，为什么会出现这种情况？
(修改完焊盘之后, 需要update pad才能更新，因为Allegro是把相关的数据都纳入到brd文件集中管理的)
69. 打开pads