计算机组成原理练习题10 (自动保存的)

A. 1 B. 2 C. 3 D. 4

2.零地址的运算类指令在指令格式中不给出操作数地址,参加的两个操作数来自 C 。

A. 累加器和寄存器 B. 累加器和暂存器 C. 堆栈的栈顶和次栈顶单元 D. 暂存器和堆栈的栈顶单元 3.在关于一地址运算类指令的叙述中,正确的是 B 。 A. 仅有一个操作数,其地址由指令的地址码提供 B. 可能有一个操作数,也可能有两个操作数 C. 一定有两个操作数,另一个是隐含的 D. 指令的地址码字段存放的一定是操作码

试题分析:一地址运算类指令包括单操作指令(如加1、减1指令)和双操作数指令(如加、减指令)两类。对于单操作数指令只需要一个操作数,对于双操作数指令需要有两个操作数,其中一个操作数的地址是显地址,另一个操作数的地址隐含在累加寄存器中。

4.一个计算机系统采用32位单字长指令,地址码为12位,如果定义了250条二地址指令,那么单地址指令的条数有 D 。

A. 4K B. 8K C. 16K D. 24K

试题分析:二地址指令的操作码字段8位,现定义了250条二地址指令,采用扩展操作

码技术,留下6个扩展口,每个扩展窗口可以扩展212=4K 条一地址指令,故共可扩展6×4K=24K条一地址指令。

由”一个计算机系统采用32位单字长指令,地址码为12位“

可知:系统指令可能有三种组合(分别为二地址、一址址、零地址)

操作码(8位)+ 2*地址码码(12位) 或 操作码(8位+12位) + 地址码(12)或 操作码(32位)

又”如果定义了250条第二地址指令\ 可知:250<2^8=256 即,还有256-250=6位可以用于扩展一地址,及由上一步可知,如果无零址时,共可能有6*2^12=24K条一地址指令。

5.某计算机存储器按字(16位)编址,每取出一条指令后PC值自动+1,说明其指令长度是 B 。(1个字节=8位,1字=2字节即16/8=2) A. 1字节 B. 2字节 C. 3字节 D. 4字节

6.一条指令有128位,按字节编址,读取这条指令后,PC的值自动加 D 。 (128/8=16编址是按照字节(8位)编制的,所以此指令占用几个字节,PC就增加几) A. 1 B. 2 C. 4 D. 16 7.在寄存器间接寻址方式中,操作数应在 D 中。

A. 寄存器 B. 堆栈栈顶 C. 累加器 D. 主存单元

8.直接、间接、立即3种寻址方式指令的执行速度,由快至慢的排序是 C 。 A. 直接、立即、间接 B. 直接、间接、立即 C. 立即、直接、间接 D. 立即、间接、直接

6

9.为了缩短指令中某个地址码的位数,而指令的执行时间又相对短,则有效的寻址方式是 B 。

A. 立即寻址 B. 寄存器寻址 C. 直接寻址 D. 寄存器间接寻址 10.指令操作所需的数据不会来自 D 。

A. 寄存器 B. 指令本身 C. 主存 D. 控制存储器

11.在变址寄存器寻址方式中,若变址寄存器的内容是4E3CH,指令中的形式地址是63H,则它对应的有效地址是 D 。(4E3C+63=4E9FH)

A. 63H B. 4D9FH C. 4E3CH D. 4E9FH

12.设变址寄存器为X,形式地址为D,某机具有先间址后变址的寻址方式,则这种寻址方式的有效地址为 B 。

A. EA = (X) +D B. EA = (X) +(D) C. EA = ((X) +D) D. EA = X +D

(设变址寄存器为X,形式地址为D,某机具有先变址再间址的寻址方式.则这种寻址方式的有效地址为_____。

A. EA= (x) + D B. EA = (x) + (D) C. EA=((x) + D) 答案:C)

13.采用变址寻址可以扩大寻址范围,且 C 。 A. 变址寄存器的内容由用户确定,在程序执行过程中不能改变 B. 变址寄存器的内容由操作系统确定,在程序执行过程中不能改变 C. 变址寄存器的内容由用户确定,在程序执行过程中可以改变 D. 变址寄存器的内容由操作系统确定,在程序执行过程中可以改变 14.变址寻址和基址寻址的有效地址形成方式类似,但 D 。 A. 变址寄存器的内容在程序执行过程中是不能改变的 B. 基址寄存器的内容之程序执行过程中是可以改变的

C. 在程序执行过程中,变址寄存器的内容不能改变而基址寄存器的内容可变 D. 在程序执行过程中,基址寄存器的内容不能改变而变址寄存器的内容可变

*(变址寻址:变址寄存器可以是专用的变址寄存器,也可以是通用的寄存器。在程序的执行过程中,变址寄存器可变,形式地址不变,便于处理数组问题;基址寻址:基址寄存器可以用专用的基址寄存器,也可以采用通用的寄存器,基址寄存器的内容由操作系统和管理程序确定,操作过程中,形式地址可变,基址不变。) 15. A 方式用来支持浮动程序设计。 A. 相对寻址 B. 变址寻址 C. 寄存器间接寻址 D. 基址寻址

16.设相对寻址的转移指令占两个字节,第一个字节是操作码,第二个字节是相对位移量(用补码表示)。每当CPU从存储器取出第一个字节时,即自动完成(PC)+1→PC。设当前PC

7

的内容为2003H,要求转移到200AH地址,则该转移指令第二字节的内容应为 A 。(2003H-200AH= -07H(-10000111补码11111001=F9))若PC的内容为2008H,要求转移到2001H,则该转移指令第二字节的内容应为 D 。 (2008H-2001H=07H)

A. 05H B. 06H C. 07H D. F7H E. F8H F. F9H 17.在存储器堆栈中,保持不变的是 C 。(栈指针随着数据的进出而增减,栈顶和栈中(有这个名词吗?)会随之变化。)

A. 栈顶 B. 栈指针 C. 栈底 D. 栈中的数据 18.程序控制类指令的功能是 C 。

A. 进行主存和CPU之间的数据传送 B. 进行CPU和外设之间的数据传送 C. 改变程序执行的顺序 D. 控制进、出栈操作

19.下列不属于程序控制指令的是 C 。

(主要包括三类,转移指令(包括无条件转移和有条件转移)、程序调用和返回指令,循环控制指令)

A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 循环控制指令 20.将子程序返回地址放在 B 中时,子程序允许嵌套和递归。

A. 寄存器 B. 堆栈

C. 子程序的结束位置 D. 子程序的起始位置 21.I/O编址方式通常可分统一编址和独立编址, B 。

A. 统一编址是将I/O地址看做是存储器地址的一部分,可用专门的I/O指令对设备进行访问

B. 独立编址是指I/O地址和存储器地址是分开的,所以对I/O访问必须有专门的I/O指令

C. 统一编址是指I/O地址和存储器地址是分开的,所以可用访存指令实现CPU对设备的访问

D. 独立编址是将I/O地址看做是存储器地址的一部分,所以对I/O访问必须有专门的I/O指令

三、判断题

1. 数据寻址的最终目的是寻找操作数的有效地址。×数据寻址的最终目的是寻找操作数 2. 若操作数在寄存器中,可以采用直接寻址。×若操作数在寄存器中,采用寄存器寻址 3. 在一条机器指令中可能出现不止一种寻址方式。√

8

4. 寄存器堆栈的栈指针SP指向栈顶。×寄存器堆栈无需栈指针SP×

5. 对于自底向上生成的软堆栈,进栈时应先修改栈指针,再将数据压入堆栈。√ 6. 进栈操作是指:将内容写入堆栈指针SP。×

7. 不设置浮点运算指令的计算机,就不能用于科学计算。×仍可运算,只是速度不快 × 8. 转子指令是一条零地址指令。×一定是一条一地址指令 9. 返回指令通常是一条零地址指令。√

10. 转移类指令能改变指令执行顺序,因此,执行这类指令时,PC和SP的值都将发生变化。×

第四章

一、填空题

1. 影响并行加法器速度的关键因素 进位信号产生和传递时间 。 2. A、B均为8位二进制数,A=F0H,B=E0H,则:A+B= D0H ,A-B= 10H 。

3. 已知某数的补码为11110101,算术左移1位后得 11101010 ,算术右移1位后得 11111010 。

4. 向左规格化的规则为:尾数 左移一位 ,阶码 -1 。 5. 运算器的基本功能是实现 算术 和 逻辑 运算。

二、选择题

1. 在串行进位的并行加法器中,影响加法器运算速度的关键因素是 C 。 A. 门电路的级延迟 B. 元器件速度

C. 进位传递延迟 D. 各位加法器速度的不同 2. 并行加法器中每一位的进位产生函数Gi为 A 。

A. Ai·Bi B. Ai⊕Bi C. Ai⊕Bi ⊕Ci-1 D.Ai+Bi+Ci-1 3.补码加/减法是指 C 。

A. 操作数用补码表示,两尾数相加/减,符号位单独处理

B. 操作数用补码表示,符号位和尾数一起参加运算,结果的符号与加/减数相同 C. 操作数用补码表示,连同符号位直接相加,减某数用加某数的机器负数代替,结果的符号在运算中形成

D. 操作数用补码表示,由数符决定两尾数的操作,符号位单独处理 4. 两补码数相加,采用1位符号位,当 D 时,表示结果溢出。

A. 符号位有进位

9

B. 符号位进位和最高数位进位异或结果为0 C. 符号位为1

D. 符号位进位和最高数位进位异或结果为1

5. 在双符号位判断溢出的方案中,出现正溢出时,双符号位应当为 B 。

A. 00 B. 01 C. 10 D.11 6. 在定点机中执行算术运算时会产生溢出,其原因是 D 。

A. 主存容量不够 B. 操作数过大 C. 操作数地址过大 D. 运算结果无法表示 7. 当定点运算发生溢出时,应进行 C 。

A. 向左规格化 B. 向右规格化 C. 发出出错信息 D. 舍入处理

8. 8位补码10010011等值扩展为16位后,其机器数为 A 。

A. 1111111110010011 B. 0000000010010011 C. 1000000010010011 C. 1111111101101101

9. 将用8位二进制补码表示的十进制数-121,扩展成16位二进制补码,结果用十六进制表示为 B 。

A. 0087H B. FF87H C. 8079H D. FFF9H 10. 已知??X?补=C6H,计算机的机器字长为8位二进制编码,则?X?补= A 。 ?2??A. 8CH B. 18H C. E3H D. F1H

已知[X/2]补=C6H,C6H化为二进制数得到11000110,求其真值,得到-0111010。再乘以2(即左移一位)得-1110100,求此数的补码可得10001100,即8CH。

11. 对于二进制数,若小数点左移1位则数值 C ,若小数点右移1位则数值 。

A. 扩大一倍,扩大一倍 B. 扩大一倍,缩小一半 C. 缩小一半,扩大一倍 D. 缩小一半,缩小一半

12. X、Y为定点二进制数,其格式为1位符号位,n位数值位。若采用Booth补码一位乘法实现乘法运算,则最多需要做加法运算的次数是 C 。

A. n-1 B. n C. n+1 D. n+2 13. 原码加减交替除法又称为不恢复余数法,因此 C 。

A. 不存在恢复余数的操作

B. 当某一步运算不够减时,做恢复余数的操作 C. 仅当最后一步余数为负时,做恢复余数的操作 D. 当某一步余数为负时,做恢复余数的操作

14. 在加法器、寄存器的基础上增加部分控制电路实现乘除法时,用B寄存器存放

10

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4