图2 抢答器电路
工作原理：图2三个按钮为三位选手的抢答开关，单刀开关为主持人控制开关。当主持人控制开关置于清零状态，即闭合时，清除端MR为低电平，输出端Q为低电平，于是LED灯灭，此时抢答电路不工作。当主持人控制开关置于开始状态，MR为高电平，74LS175的Q经四输入与非门(U3:A)输出接入到抢答按钮左边的公共端，按钮右边经反相器接到74LS175的输入端D，并且同时接到四输入与非门（U3：B)，再经两个反相器延时接到74LS175的时钟CLK端，抢答器处于等待工作状态。
若有选手（假设为1号选手）按动抢答开关（即按下按钮①瞬间），此时74LS175的输入端D0为高电平，74LS175的时钟CLK由低电平变为高电平，在上升沿的作用下，输出端Q0与输入端D0一致，即为高电平，1号对应的LED灯亮。同时，由于Q0为低电平，与非门（U3：A）输出为高电平，将按钮的公共端变为高电平，若此时按钮①还处于闭合状态，则与非门（U3：B）输出为低电平，使CLK变为低电平，此时74LS175处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。答题结束后，主持人开关置于清零状态，LED灯灭，一但恢复初始状态，以便进入下一轮抢答环节。
5
3.2 定时电路设计
设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为10s）和回答的时间（设为60秒）。设计中选用十进制同步加/减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和逻辑图如图4所示，功能表如表2所示。
图3 74LS192引脚图和逻辑图
P0、P1、P2、P3——置数并行数据输入； Q0、Q1、Q2、Q3——计数数据输出； MR————————清零端； PL————————置数端；
CPU ———————加法计数CP输入； CPD ——————减法计数CP输入； TCU ———————进位输出端； TCD ———————借位输出端。
表2 74LS192功能表
6
根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位74LS192的借位输出端TCD与十位74LS192的CPD即可实现100进制减计数。值得注意的是，要使其实现减计数，CPU端口必须接高电平。本课程设计采用四片74LS192，其中两片控制抢答时间，另外两片控制回答时间。 计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图5所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。 VCCVCC48U12QDC37R615kR矩形波输出 R768k5CV2GNDTRTH61555C1100nC210uGND 图4 多谐振荡器 因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是： t1=R7×C2×ln2≈0.7（R7×C2） t2=(R6+R7)×C2×ln2≈0.7(R6+R7)C2
所以555的3端输出的频率为： f=1/(t1+t2)≈1.43/[(2R6+R7)C2]
我们采用的电阻和电容值分别是：R6=15KΩ，R7=68KΩ，C2=10uf,满足上式，即得到的是秒脉冲。
由以上集成芯片设计的定时电路如图5所示。
7
U4AU4BU4CU4DU4EU4FU4GU5AU5BU5CU5DU5EU5FU5GU6AU6BU6CU6DU6EU6FU6GU7AU7BU7CU7DU7EU7FU7GGNDU4AU4BU4CU4DU4EU4FU4GU5AU5BU5CU5DU5EU5FU5GU6AU6BU6CU6DU6EU6FU6G131211109151413121110915141312111091514QAQBQCQDQEQFQGQAQBQCQDQEQFQGQAQBQCQDQEQFQGVCC74LS4874LS4874LS48QAQBQCQDQEQFQG121332677126453ABCDBI/RBORBILTU4U5U61312111091514U7AU7BU7CU7DU7EU7FU7GU774LS48ABCDBI/RBORBILTABCDBI/RBORBILT7126453712645312131213Q0Q1Q2Q3Q0Q1Q2Q3Q0Q1Q2Q3TCUTCDTCUTCDTCUTCDQ0Q1Q2Q374LS19274LS19274LS192TCUTCDU8U912133267326732677126453ABCDBI/RBORBILTU10U1174LS19UPDNPLMRUPDNPLMRUPDNPLMR1511095411141511095411141511095411141511091234ON987654321RESPACK-898765432112341234ONONDIPSWC_4OFFOFFDIPSWC_4OFFONDSW1DSW21234RESPACK-8DSW3DIPSWC_45555OFFU13:B634574LS11VCCU13:AR615k37QDCCV58U12R4121374LS11R768k6GNDVCCTHTR21555C210uC1100n541114RP1RP2DSW4DIPSWC_412UPDNPLMRGNDD0D1D2D3D0D1D2D3D0D1D2D3D0D1D2D3GND 图5 定时电路
工作原理：首先主持人根据题的难易程度改变拨码开关DSW1-4的状态，从而改变74LS192的输入端D3D2D1D0的电平来确定抢答时间（假定为10秒）和回答时间（假定为60秒），555构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开关，74LS192的置数端PL为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，抢答计数器处于计数状态，555产生的秒脉冲与十位74LS192借位输出端（其初始状态为高电平）以及抢答按钮公共端的反相信号相与。计数器递减计数至00，十位74LS192借位输出端为低电平，计数器停止工作，产生报警。计时期间
8