《计算机组成原理》试卷B
一．选择题（每小题2分，共40分）
（1）冯·诺依曼计算机工作的基本方式的特点是______。 （A）多指令流单数据流 （B）按地址访问并顺序执行指令 （C）堆栈操作 （D）存贮器按内容选择地址
（2）在机器数______中，零的表示形式是唯一的。 （A）原码 （B）补码 （C）移码 （D）反码
（3）某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
（A）+（1 – 2-32） （B）+（1 – 2-31） （C）2-32 （D） 2-31
（4）算术/逻辑运算单元74181ALU可完成______。 （A）16种算术运算功能 （B）16种逻辑运算功能 （C）16种算术运算功能和16种逻辑运算功能 （D）4位乘法运算和除法运算功能
（5）四片74181ALU和1片74182CLA器件相配合，具有如下进位传递功能______。 （A）行波进位 （B）组内先行进位，组间先行进位 （C）组内先行进位，组间行波进位 （D）组内行波进位，组间先行进位
（6）在定点二进制运算器中，减法运算一般通过______来实现。 （A）原码运算的二进制减法器 （B）补码运算的二进制减法器 （C）原码运算的十进制加法器 （D）补码运算的二进制加法器
（7）计算机系统中的存贮器系统是指______。 （A）RAM存贮器 （B）ROM存贮器 （C）主存贮器 （D）cache、主存贮器和外存贮器
（8）相联存储器是按______进行寻址的存贮器。
（A）地址方式 （B）堆栈方式 （C）内容指定方式 （D）地址方式与堆栈方式
（9）某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。 （A）64，16 （B）16，64 （C）64，8 （D）16，16
（10）带有处理器的设备一般称为______设备。 （A）智能化 （B）交互式 （C）远程通信 （D）过程控制
（11）双端口存储器在______情况下会发生读/写冲突。 （A）左端口与右端口的地址码不同 （B）左端口与右端口的地址码相同 （C）左端口与右端口的数据码不同 （D）左端口与右端口的数据码相同
（12）交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。 （A）模块式，并行，多个 （B）模块式串行，多个 （C）整体式，并行，一个 （D）整体式，串行，多个
（13）主存贮器和CPU之间增加cache的目的是______。 （A）解决CPU和主存之间的速度匹配问题 （B）扩大主存贮器容量 （C）扩大CPU中通用寄存器的数量
（D）既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
（14）微程序控制器中，机器指令与微指令的关系是______。 （A）每一条机器指令由一条微指令来执行
（B）每一条机器指令由一段微指令编写的微程序来解释执行 （C）每一条机器指令组成的程序可由一条微指令来执行 （D）一条微指令由若干条机器指令组成
（15）寄存器间接寻址方式中，操作数处在______。 （A）通用寄存器 （B）主存单元 （C）程序计数器 （D）堆栈
（16）计算机的外围设备是指______。 （A）输入/输出设备 （B）外存储器 （C）远程通信设备 （D）除了CPU 和内存以外的其它设备
（17）为了便于实现多级中断，保存现场信息最有效的办法是采用______。 （A）通用寄存器 （B）堆栈 （C）存储器 （D）外存
（18）由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。
（A）主存中读取一个指令字的最短时间 （B）主存中读取一个数据字的最长时间 （C）主存中写入一个数据字的平均时间 （D）主存中读取一个数据字的平均时间
（19）堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP ，（SP）- 1 →SP ，那么出栈的动作应是______。 （A） （MSP）→A， （SP） + 1→SP （B） （SP） + 1→SP ，（MSP）→A （C） （SP） - 1→SP ，（MSP）→A （D） （MSP）→A ，（SP） - 1→SP
（20）指令周期是指______。
（A） CPU从主存取出一条指令的时间 （B） CPU执行一条指令的时间
（C） CPU从主存取出一条指令加上CPU执行这条指令的时间 （D）时钟周期时间
二．填空题（每小题1分，共10分）
（1）RISC指令系统的最大特点是： （1） ； （2） ; （3） 种类少。只有取数 / 存数指令访问存储器。
（2）存储器的技术指标有 （4） ， （5） ， （6） ，和存储器带宽。
（3）在计算机系统中，多个系统部件之间信息传送的公共通路称为 （7） 。就其所传送 信息的性质而言，在公共通路上传送的信息包括数据、 （8） 、 （9） 信息。
（4）多媒体CPU是带有 （10） 技术的处理器。它是一种多媒体扩展结构技术，特别适合于图像数据处理。
三．计算题（每小题5分，共10分）
（1）X＝＋1011，Y＝－1101，用原码一位乘法计算P=X·Y。 （2）X＝＋0.1011，Y＝－0.1101，用原码恢复余数法计算X÷Y。 （原码恢复余数法算法描述：
1. QS = XS ⊕YS ，RS = XS，|Q| = |X|÷|Y|-|R|÷|Y|
2. 余数和被除数、除数均采用双符号位；初始余数为|X|。 3. 每次用余数减去|Y|（通过加上[-|Y|]补来实现），若结果的符号位为0，则够减，上商1，余数左移一位；若结果的符号位为1，则不够减，上商0，先加|Y|恢复余数，然后余数左移一位。
4. 循环操作步骤3，共做n+1次，最后一次不左移，但若最后一次上商0，则必须+|Y|恢复余数；若为定点小数除法，余数则为最后计算得到的余数右移n位的值。）
四．简答题（每题5分，共10分）
1. 什么叫指令？什么叫指令系统？（5分）
2. CPU中有哪些主要寄存器？简述这些寄存器的功能。（5分）
五．综合题（共10分）
CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：
1．Cache命中率H。
2．Cache/主存系统的访问效率e。 3．平均访问时间Ta。
六．综合设计题（共20分）
设CPU有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用R/W#作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位SRAM；4K*8位SRAM；8K*8位SRAM；2K*8位ROM；4K*8位ROM；8K*8位ROM；及3：8译码器和各种门电路。
要求：主存的地址空间满足下述条件：最小8K地址为系统程序区（ROM区），与其相邻的16K地址为用户程序区（RAM区），最大4K地址空间为系统程序区（ROM区）。
请画出存储芯片的片选逻辑，存储芯片的种类、片数，并画出CPU与存储器的连接图。