山东大学本科毕业设计
目 录
摘要………………………………………….1 Abstract……………………………………..1 第1章 绪论………………………………..2 第2章设计方案……………………………3
2.1系统模块划分…………………………….3 2.2信号功能描述…………………………….5 2.3数字锁工作过程………………………….5
第3章 仿真及测试结果………………….7
3.1 顶层设计仿真波形………………………7 3.2 时钟信号仿真波形………………………8 3.3控制器的仿真……………………………8
第4章 结论………………………………13 致谢………………………………………..13 参考文献…………………………………..14 附录………………………………………..15
山东大学本科毕业设计
摘 要
电子产品的应用给人们的生活带来了方便和快捷。与传统锁相比，数字锁作为一种电子产品在当今社会生活中显出了更大的优越性。同时，EDA技术的发展使得电子产品的在实现上有了突破。一个可编程逻辑器件芯片可以实现很多功能，既减少了资源又提高了可靠性。本文通过对数字密码锁的功能分析划分了数字密码锁的结构模块，并用VHDL语言对各模块进行硬件描述，画出系统原理图。我们对原理图和程序文件进行了计算机仿真，得到了符合要求的结果。在输入密码正确时，开锁并且绿灯亮；输入密码不正确时，红灯亮并发出警报。
关键字：FPGA；CPLD；可编程逻辑器件；数字密码锁
Abstract
The application of electronics products brings great convenience to our life. As a electronics product, digital encrypted lock has more advantages over traditional lock in our daily use. Meanwhile, the development of EDA technology takes a breakthrough to the performance of electronics products, which saves the resources and enhances the reliability. In this paper, through analysis of the digital encrypted lock’s function, we divided the whole system into several modules. Then, we described each module by VHDL (Very High-Speed Integrated Circuit Hardware Description Language) and drew the graphic files. We simulated the files and finally got the results. When you input correct codes, the door opens and the light is green. When the wrong codes are inputted, the light turns red and the alert rings. The results have demonstrated the feasibility of our approach.
Key words: FPGA；CPLD；Programmable Logic Device；Digital Encrypted Lock
山东大学本科毕业设计
第1章 绪 论
随着科技的发展，电子产品已广泛地应用于人们的日常生活，数字密码锁也应用于保险提箱、超市物品柜等诸多场合，给人们带来了安全和方便。本项目的数字锁除能实现同于其他数字锁的一般功能外，还有一些其他的优点。安装了报警装置，在输入错误密码后发出警报，提高了安全性。另外键盘设有盲点，可以方便盲人开锁，扩大了它的应用领域。基于这些优点和其广泛的实用性，该数字锁具有研发的意义。
近几年来EDA技术的迅猛发展给电子产品的设计带来了新方法，有文章评论可编程逻辑器件FPGA/PLD将冲击未来的系统设计[1]。与此同时，IC技术发展日新月异。1960年Gordon Moore提出集成电路的功能随着时间呈指数增长的规律。Moore的预言在其后的几十年中表现出惊人的吻合，且被称之为Moore定律[2]。该定律指出，IC的集成度(即每个微电子芯片上集成的器件数)，每IS个月翻一番，对应于IC制作工艺的特征线宽则每三年缩小30%。根据按比例缩小原理(Scaling Down Principle)，特征线条越窄，IC工作速度越快，单元功能消耗的功率越低。因此，IC的发展不仅提高集成度，而且大大改善其性能(速度、功耗、可靠性等)。现在人们已经能够把一个完整的电子系统集成在一个芯片上了。因此，用一片可编程逻辑器件芯片——FPGA/CPLD实现数字锁的功能既节省了资源又提高了系统的可靠性。
本文将数字密码锁划分成控制器、比较器、计数器、编码器、数据选择器等一些模块，并加入使能电路、消抖电路和指示电路等外围电路。对每一个模块均进行了VHDL语言描述和基于Max+plusII软件平台的计算机仿真[3-5]，得到了较理想的波形。仿真结果证明了我们设计的正确性。波形及相关程序见附录。
本文具体安排如下：论文的第一部分阐述课题的背景和研究意义；第二部分给出了数字锁的设计方案，介绍数字锁的工作过程；在第三部分中我们对系统的模块进行了仿真，得到了满意的结果；最后一个部分给出了结论。