课程设计(论文)任务书
信息工程学院 学 院 通信工程 专 业 2009.2 班
一、课程设计(论文)题目 电子钟设计 二、课程设计(论文)工作自2012年1月 3 日起至 2012 年 1月 6 日止。
三、课程设计(论文) 地点: 华东交通大学4-410，图书馆 四、课程设计(论文)内容要求： 1．本课程设计的目的
（1）掌握EDA技术及CPLD/FPGA的开发流程； （2）掌握自顶向下的设计思想； （3）掌握实用电子钟的设计原理； （4）掌握系统设计的分析方法； （5）提高学生的科技论文写作能力。
2．课程设计的任务及要求 1）基本要求：
（1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小
时制或12小时制显示； （2）日历：显示年月日星期；
（3）能把设计文件进行仿真并下载到实验箱实现功能验证。 2）创新要求：
在基本要求达到后，可进行创新设计，如增加报时等、秒表功能模块。 3）课程设计论文编写要求
（1）要按照书稿的规格打印誊写论文
（2）论文包括目录、绪论、正文、小结、参考文献、谢辞、附录等 （3）论文装订按学校的统一要求完成
4）答辩与评分标准： （1）完成系统分析：20分； （2）完成设计过程：20分； （3）完成仿真：10分； （4）完成下载：10分 （5）回答问题：10分。 5）参考文献：
（1）潘松，黄继业编著 .《EDA技术实用教程 》，2005 ，科学出版社
（2）徐志军，徐光辉编著 .《 CPLD/FPGA的开发与应用 》,电子工业出版社，2001.1 （3）http://www.edacn.net/html/85/t-113885.html
6）课程设计进度安排
内容 天数 地点 构思及收集资料 1 图书馆 设计与调试 3 实验室 撰写论文 1 图书馆、实验室
学生签名：
年 月 日
课程设计(论文)评审意见
（1）设计程序 （40分）：优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （2）仿真结果 （10分）：优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （3）下载结果 （10分）：优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （4）回答问题 （10分）：优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （5）报告成绩 （30分）：优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （6）格式规范性及考勤是否降等级：是（ ）、否（ ）
评阅人： 职称：
年 月 日
电子钟的设计
摘要
基于FPGA的电子钟设计，主要完成的任务是使用Verilog语音，在Quartise2上完成电路的设计，程序的开发，基本功能是能够显示、修改年月日时分秒。电路的设计模块分为几个模块：分频、控制、时间显示调整、时分、年月日、译码器。各个模块完成不同的任务，合在一起就构成了电子钟。至于程序编写，使用Verilog语言，根据各个模块的不同功能和它们之间的控制关系进行编写。软件模块直接在Quartis2上进行。进入信息时代，时间观念越来越强，但是老是的钟表以及日历等时间显示工具已经不太合适。如钟表易坏，需经常维修，日历每天都需要翻页等。对此，数字钟表的设计就用了用武之地。
基于FPGA的电子钟设计，采用软件开发模块，开发成本底，而且功能设计上有很大的灵活度，需要在软件上进行简单的修该就能实现不同的功能要求，能够满足不同的环境要求。同时，该设计在精度上远远超过钟表，并且不需要维修，也不用没天的翻页，极其的方便。且能够添加各种不同的功能要求。例如：在其上加闹钟，同时显示阴阳历等。。综上所述本设计具有设计方便、功能多样、电路简洁成本低廉等优点，符合社会发展的趋势，前景广阔。
关键字：电子钟；FPGA；仿真；verilog;QuartusII