数字电路基础 - D04-03主从触发器

4.3主从触发器

为了克服同步触发器的空翻现象,希望在每个时钟周期里(CP=l期间)输出端的状态只能改变一次,这样就在同步触发器的基础上发展了主从结构的触发器,目前广泛使用的是主从JK触发器。本节中,首先介绍主从RS触发器的电路结构及工作原理,然后分析主从JK触发器的逻辑功能及其应用。 4.3.1

主从RS触发器的电路结构及工作原理

1.电路结构

主从RS触发器一般由两个同步RS触发器组成,如图4-3-l(a)所示。

与非门(Gl—G4)组成的同步RS触发器称为主触发器,与非门(G5-G8)组成的同步RS触发器称为从触发器,非门G9使主从触发器的时钟脉冲互相反相。整个主从触发器的输出 端为Q和Q非,输入端为S、R。 2.工作原理

CP=1时为接收阶段,与非门Gl、G2开放,G5、G6被封锁,故主触发器的输出状态Q

m

根据输入S、R来确定,从触发器的输出状态不变。

当CP下降沿来到后,CP=0,与非门Gl、G2被封锁,G5、G6开放,故主触发器的输出状态保持不变,从触发器的输出状态由其输入SI=Q,RI= Q确定。

如果不考虑时钟的因素,主从RS触发器的特性表与表4-2-l是一致的。不同的电路结构 可似实现相同的逻辑功能,但是由于电路结构不同,使其各有自己的特点。同步RS触发器存在空翻的问题,而主从RS触发器在CP=l时接收输入信号,CP下降沿来到后,CP=0时主触发器的输出状态Q保持不变,即从触发器的输入状态不变,进而保证从触发器的输出状态只翻转一次,克服了同步触发器输出多次翻转问题。但由于主触发器是同步RS触发

m

m

m器,CP=1时,主触发器的输出状态Q随输入S 和R变化而变化,所以输入信号仍需遵守约束条件SR=0,否则将导致触发器输出状态不确定,这样就引入了主从JK触发器。 4.3.2

m

主从JK触发器

1.电路结构

我们在主从RS触发器的基础上加上两条交叉反馈线,得到如图4-3-2(a)所示的主从JK触发器,逻辑符号如图4-3-2(b)所示,有时也表示为图4-3-2(c)所示的逻辑符号,图中>表示主从触发器,只在CP下降沿时改变输出状态,但它在CP=1期间接收并存储输入信号。 利用Q和Q不能同时为“l”的特点,将它们交叉反馈到输入门Gl、G2,从而避免CP=l 时,触发器输出状态可能出现不确定的现象,这样对输入信号S、R无约束条件。为了与主从 RS触发器相区别,我们将输入端S改用J表示,输入端R用K表示,故称主从JK触发器。其工作原理与主从RS触发器相同,但由于输出信号反馈回到输入端,使输入信号不受限制,具体分析如下所述。

2.主从JK触发器逻辑功能的描述 (1)特性表及状态图

由主从JK触发器电路结构可知,其输入与输出的原态有关。 A. 若J=1,K=0,Q=1或0,则CP下降沿来到后,触发器输出即

Q=l ?触发器置” 1”

B. 若J=0,K=l,Q=1或0,则CP下降沿来到后,触发器输出都为即

Q=“0”, ?触发器置 0

C. 若J=0,K=0,CP下降沿来到后,触发器保持原状态不变,即

Q=Q

n+1

n

n+1

n

n+1

n

?触发器保持

D. 若J=l,K=l,CP下降沿来到后,触发器将翻转为与原态相反的状态。即

Qn?1?Qn ?触发器翻转

由上述分析可得主从JK触发器的特性表及状态图,分别如表4-3-l、图4-3-3所示。

表4-3-l中“?”表示时钟下降

>>闂傚倷娴囬褏鎹㈤幒妤€纾婚柣鎰梿濞差亜鍐€妞ゆ劧缍嗗ḿ鐔兼⒑绾懏褰х紒鐘冲灩缁牓宕掗悙瀵稿帾婵犵數濮寸换妯侯瀶椤曗偓閺岋絾鎯旈娑橆伓<<
12@gma联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4