43．（8 分）某计算机的 CPU 主频为 500MHz，CPI 为 5（即执行每条指令平均需 5 个时钟周期）。假定某外设的数据传输率为 0.5MB/s，采用中断方式与主机进行数据传送，以 32 位为传输单位，对应的中断服务程序包含 18 条指令，中断服务的其他开销相当于 2 条指
令的执行时间。请回答下列问题，要求给出计算过程。
（1） 在中断方式下，CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少？
（2） 当该外设的数据传输率达到 5MB/s 时，改用 DMA 方式传送数据。假定每次 DMA 传送块大小为 5000B，且 DMA 预处理和后处理的总开销为 500 个时钟周期，则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少？（假设 DMA 与 CPU 之间没有访存冲 突）
43．解答：
（1） 按题意，外设每秒传送 0.5MB，中断时每次传送 4B。中断方式下，CPU 每次用于数据传送的时钟周期为 5×18+5×2=100。
为达到外设 0.5MB/s 的数据传输率，外设每秒申请的中断次数为 0.5MB/4B=125 000。 1s 内用于中断的开销为 100×125 000=12 500 000=12.5M 个时钟周期。 CPU 用于外设 I/O 的时间占整个 CPU 时间的百分比为 12.5M/500M=2.5%。
（2） 当外设数据传输率提高到 5MB/s 时，改用 DMA 方式传送，每次 DMA 传送 5 000B，
1s 内需产生的 DMA 次数为 5MB/5 000B=1 000。
CPU 用于 DMA 处理的总开销为 1 000×500=500 000=0.5M 个时钟周期。
CPU 用于外设 I/O 的时间占整个 CPU 时间的百分比为 0.5M/500M=0.1%。
【评分说明】
如果考生只给出正确的计算结果，未给出计算过程，每个给 2 分。
44．（13 分）某计算机字长为 16 位，采用 16 位定长指令字结构，部分数据通路结构如图 A-2 所示，图中所有控制信号为 1 时表示有效、为 0 时表示无效。例如，控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR，MDRin 为 1 表示允许数据从内总线打入 MDR。假设
MAR 的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0)+((R1))→(R1)，即将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送入 R1 的内容所指主存单元中保存。
图 A-2
表 A-1 给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号， 请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
．． ．．．．．．
表A-1
时钟 C1 功能 MAR←(PC) 有效控制信号 PCout, MARin MDR←M(MDR) C2 PC←(PC)+1 C3 MDRout, IRin MemR, MDRinE, PC+1 IR←(MDR) 指令译码 C4 无
44．解答：