揭秘Σ-Δ ADC的工作原理
节选自Maxim应用笔记AN1870
石忠东 整理
摘要：本文深入介绍了Σ-Δ模拟数字转换器（ADC）的理论背景，特别强调了过采样，噪声整形，滤波和抽取等几个难于理解的有关数字信号的关键概念。
越来越多的应用，诸如过程控制、称重等，都需要高分辨率、高集成度和价格低廉的ADC。 新型Σ-Δ转换技术恰好可以满足上述需求。然而，很多设计者并不十分了解这种AD转换技术，因而更愿意选用传统的逐次比较（SAR）型ADC。
Σ-Δ转换器的模拟部分非常简单（类似于一个1位ADC），而数字部分要复杂得多，按照功能可划分为数字滤波和抽取单元。由于Σ-Δ型ADC更接近于数字器件，因而其制造成本非常低廉。
Σ-Δ ADC的工作原理
要理解Σ-Δ型ADC的工作原理，首先应对以下概念有所了解：过采样、噪声成形、数字滤波和抽取。
1. 过采样
首先，考虑一个传统ADC的频域传输特性。输入一个正弦信号，然后以频率fS采样，按照Nyquist定理，采样频率至少两倍于输入信号。
从FFT分析结果可以看到，一个单音和一系列频率分布于DC到fS2间的随机噪声，如图所示，这就是所谓的量化噪声，主要是由于有限的ADC分辨率而造成的。
频域
功率
信号幅值
N位ADC的信噪比 SNR = 6.02N + 1.76dB
量化噪声
本底噪声平均值（基线）
图1. N位 ADC以频率f
s采样单音信号的频谱分析
单音（基频）信号的功率与所有频率的噪声的RMS功率之和的比值就是信号噪声比（对于一个N位 ADC，SNR可由公式：SNR=6.02N+1.76dB得到。为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。
如果将采样频率提高一个过采样系数k，即采样频率为kfS，再来讨论同样的问题，如图示，FFT分析显示噪声基线降低了，SNR值虽未改变，但噪声能量却分散到更宽的频率范围。 1SNR）。2所Σ-Δ
转换器正是利用了这一原理，具体方法就是在1位 ADC之后进行数字滤波。如图3所示，由于大部分噪声位于数字滤波器带宽之外而被滤除，这样，RMS噪声就降低了，使得Σ-Δ转换器能够从一个低分辨率ADC获得宽动态范围。
K倍过采样
功率
K倍过采样
本底噪声平均值
图2. N位ADC以频率kfs采样单音信号的频谱分析
数字滤波器
功率
数字滤波器频响
K倍过采样
被滤波器滤除的噪声
图3. 数字滤波器对噪声频谱的滤除效应
那么，简单的过采样和滤波能否改善SNR呢？一个1位 ADC的SNR为7.78dB（6.02+1.76），每4倍过采样可以使SNR增加6dB，SNR每增加6dB等效于分辨率增加1-bit。这样，采用1位 ADC进行64倍（即43倍）过采样可以获得4位分辨率，而要获得16位分辨率就必须进行415倍过采样，这是不切实际的。Σ-Δ转换器采用噪声成形技术消除了这种局限，使得每4倍过采样可增加高于6dB的SNR。
2．噪声成形
通过图4所示的一阶Σ-Δ调制器的工作原理，可以理解噪声成形的工作机制。Σ-Δ调制器包含1个差分放大器、1个积分器、1个比较器以及1个由1位 D/A（1个简单的开关，可以将差分放大器的反相输入接到正或负参考电压）构成的反馈环。反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。
信号输入
去数字 滤波器
差分 放大器
积分器
比较器 (1位A/D)
1位D/A
图4. Σ-Δ调制器框图
“1”的密度正比于输入信号，如果输入电压上升，比较器将产生更多数量的积分器用来对误差电压求和，对于输入信号表现为低通滤波器，而对于量化噪声则表现这样，大部分量化噪声就被推向更高的频段，如图5所示。与前面的简单过采样相比，
噪声成形频谱
功率
信号幅值
积分器对噪声 进行高通滤波 完成噪声成形
图5. Σ-Δ调制器中积分器的作用
Σ-Δ调制器输出进行数字滤波，将有可能移走比简单过采样中更多的噪6所示。这种调制器（一阶）在每两倍的过采样率下可提供9dB的SNR改善。在例如，如图7-Δ调制器在每两倍的过采样率下可改善SNR 15dB。图8显示了Σ-Δ调制器的阶数、过SNR三者之间的关系。
\-Δ调一调制器输出中，反之亦然。为高通滤波。总的噪声功率虽未改变，但噪声的分布发生了变化。
如果对噪声整形后的声，如图Σ制器中采用更多的积分与求和环节，可以提供更高阶数的量化噪声成形。中所示，个二阶Σ采样率和能够获得的
对整形后的噪声进行滤波
功率
信号幅值 数字滤波器频响
数字滤波器 滤除高频噪声
图6. 数字滤波器对整形后噪声的滤除效果
数字 滤波器
二阶 一阶
图7. 采用多级积分与求和获取更高阶数的量化噪声
三阶环路 21dB每倍频程
信噪比（dB） 二阶环路 15dB每倍频程 一阶环路 9dB每倍频程
过采样率，K
图8 信噪比（SNR）与Σ-Δ调制器阶数和过采样率的关系
3. 数字滤波和抽取
Σ-Δ调制器以采样速率输出1位数据流，频率可高达MHz量级。数字滤波和抽取的目的是从该数据流中提取出有用的信息，并将数据速率降低到可用的水平。Σ-Δ ADC中的数字滤波器对1位数据流求平均，滤除目标带宽以外的量化噪声，并改善ADC的分辨率。数字滤波器决定了信号带宽、建立时间和阻带抑制。
1位 数据流
模拟 输入
Σ-Δ 调制器
数字低通 滤波器
多位 数据
抽取 滤波器
数据 输出
Σ-Δ转换器中广泛采用的滤波器拓扑是Sinc3，一种具有的低通特性的滤波器。如图10中所示，这种滤波器的一个主要优点是具有陷波特性，可以将陷波点设在和电力线相同的频率，抑制其干扰。陷波点与输出数据速率（转换时间的倒数）直接相关。Sinc3滤波器的建立时间三倍于转换时间。当陷波点设在60Hz时（60Hz数据速率），建立时间为3/60Hz，即50ms。有些应用要求更快的建立时间，而对分辨率的要求较低。对于这些应用，可以考虑允许用户自行选择Sinc1或Sinc3滤波器类型的MAX1400系列Σ-Δ ADC。
图9. Σ-Δ ADC的数字部分框图
Sinc3数字低通滤波器
衰减比（dB） 频率（Hz）
图10. 具有低通特性的Sinc滤波器
3
Sinc1滤波器的建立时间只有一个数据周期，对于前面的举例则为1/60Hz，即16.7ms。由于带宽被输出数字滤波器降低，输出数据速率可低于原始采样速率，但仍满足奈奎斯特（Nyquist）定律。这可以通过在频域保留某些采样而丢弃其余采样来实现，这个过程就是所谓的按M因子“抽取”。M因子为抽取比例，可以是任何整数值。在选择抽取因子时应该使输出数据速率高于两倍的信号带宽，如图11所示。这样，如果以频率fs对输入信号进行采样，滤波后的输出数据速率可降低至fs/M，而不会丢失任何信息。