第一章EDA技术概述
填空题
1. 一般把EDA技术的发展分为_______、_______和________三个阶段。
2. 在EDA发展的_________阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。
3. 在EDA发展的_______阶段，人们可与将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将许多单点工具集成在一起使用。
4. EDA设计流程包括_________、__________、__________和_________四个步骤。 5. EDA的设计验证包括________、__________和_________。
6. EDA的设计输入方式主要包括________、________和_________。 7. 文本输入是指采用_________进行电路设计的方式。
8. 功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为_______。
9. 时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为________或_______。
10. 当前最流行的并成为IEEE标准的硬件描述语言包括_________和________. 11. 硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为_______的设计法。
12. EDA工具大致可以分为________、_______、_______、________以及_____等5个模块。
13. 将硬件描述语言转换为硬件电路的重要工具称为_______。 单项选择题
1. 将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为( ).
①设计输入 ②设计输出 ③仿真 ④综合 2. 在设计输入完成后，应立即对设计文件进行（ ）
①编辑 ②编译 ③功能仿真 ④时序仿真 3. 在设计处理工程中，可产生器件编程使用的数据文件，对于CPLD来说是产生（ ） ①熔丝图 ②位流数据 ③图形 ④仿真 4. 在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是生成（ ） ①熔丝图 ②位流数据 ③图形 ④仿真 5． 在C语言的基础上演化而来的硬件描述语言是（ ）
①VHDL ②Verilog HDL ③AHD ④CUPL
6. 基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（ ）设计法。 ① 底向上 ②自顶向下 ③积木式 ④定层 7. 在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（ ）。 ① 仿真器 ②综合器 ③适配器 ④下载器 8. 在EDA工具中，能完成在目标系统器件上布局布线软件称为（ ）
①仿真器 ②综合器 ③适配器 ④下载器
1．4同步练习参考答案
填空题
1． CAD、CAE、EDA 2． CAD
3． CAE
4． 设计准备、设计输入、设计处理、器件编程 5． 功能仿真、时序仿真、器件测试
6． 文本输入方式、图形输入方式、波形输入方式 7． 硬件描述语言 8． 前仿真
9． 后仿真、延时仿真 10．VHDL、Verilog HDL 11．自顶向下
12．设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、下载器 13．HDL综合器 单项选择题
1．① 2. ② 3. ① 4.② 5. ② 6. ② 7. ② 8.③
第二章 EDA工具软件的使用方法
填空题
1. QuartusⅡ支持________,__________和_______等不同的编辑方式.
2. 用QuartusⅡ的输入法设计的文件不能直接保持在根目录上,因此设计者在进入设
计前,应当在计算机中建立保存文件的_________.
3. MegaFunctions是QuartusⅡ的_______库,包括参数可定制的复杂逻辑模块。 4. QuartusII的______元件库包括各种逻辑门，触发器和输入输出端口等。 5. Quartus工程中顶层文件的文件名必须和__________的名称一致. 6. QuartusII的分析与综合优化设置中，提供了________,________和________三种优
化选择.
7. 指定设计电路的输入\\输出端口与目标芯片引脚的连接关系的过程称为______. 8. Quartus的完整编译过程包含________,_________,__________和_________四个环
节.
9. 在完成设计电路的输入\\输出端口与目标芯片引脚的锁定后,再次对设计电路的仿
真称为_______或_______.
10. 以EDA方式实现的电路设计文件,最终可以编程下载到_________或_________芯片
中,完成硬件设计和验证.
11. QuartusII的嵌入式逻辑分析仪__________是一种高效的硬件测试工具，可以通过
__________接口从运行的设计中捕获内部信号的波形。
12. 用嵌入式逻辑分析仪捕获16位总线的信号，如采样深度为2K，则需要消耗______
字节的嵌入式RAM容量。
13. 在QuartusII中利用__________可以观察设计电路的综合结果。
14. 在给可编程逻辑器件编程时，常用的下载线有_________和__________. 单项选择题
1. 下列硬件描述语言中，QuartusⅡ不支持的是( ).
①VHDL ②SystemC ③AHDL ④VerilogHDL 2. QuartusⅡ工具软件具有( )等功能.
①仿真 ②综合 ③设计输入 ④以上均可 3. 使用QuartusⅡ工具软件实现原理图设计输入,应创建( )文件.
①bdf ②vhd ③bsf ④smf
4. QuartusⅡ的设计文件不能直接保护在( ).
①硬盘 ②根目录 ③文件夹 ④工程目录 5. 在QuartusⅡ的原理图文件中,正确的总线命名方式是（ ）。
①a[8] ②a[7..0] ③a[7:0] ④a[7 downto 0] 6． 在QuartusⅡ集成环境下为图形文件产生一个元件符号的主要用途是（ ）。
①仿真 ②编译 ③综合 ④被高层次电路设计调用 7．在QuartusⅡ中，不能作为工程顶层文件的格式为（ ）。 ①bdf ②v ③vhd ④smf 8．下列选项中，可以用作QuartusII工程顶层实体名的是（ ）。
①计数器 ②XNOR ③WRONG ④DFF 9．QuartusⅡ的波形文件类型是（ ）.
①.mif ②.vwf ③.vhd ④.v 10.QuartusⅡ的存储器初值设定文件类型是（ ）。
①.bsf ②.mif ③.vwf ④.smf
2.4 同步练习参考答案
填空题
1． 图形、文本、状态机 2． 工程目录（文件夹）
3． 宏功能元件（参数可设置强函数元件） 4． primitives 5． 顶层实体
6． 平衡、面积、速度 7． 引脚锁定
8． 分析与综合、适配、编程、时序分析 9． 时序仿真、后仿真 10． FPGA、CPLD
11． SignalTapII、JTAG 12． 4K
13． RTL阅读器
14． ByteBlaster、USB Blaster 单项选择题
1．② 2. ④ 3. ① 4. ② 5. ② 6. ④ 7. ④ 8. ③ 9. ② 10. ②
三、VHDL
填空题
1． IEEE于1987年将VHDL采纳为________标准. 2． 一般将一个完整的VHDL程序称为________.
3． VHDL设计实体的基本结构由_________,____________,_________,__________和_________等部分构成.
4． __________和_________是设计实体的基本组成部分,它们可以构成最基本的VHDL程序.
5． IEEE于1987年公布了VHDL的_________语法标准.