电子信息工程学院 课程名称《数字电子技术》复习题
（64）一位8421BCD码计数器至少需要 B 个触发器。 A.3 B.4 C.5 D.10 （65）加/减计数器的功能是( A ) A.既能进行加法计数又能进行减法计数 B.加法计数和减法计数同时进行
C.既能进行二进制计数又能进行十进制计数 D.既能进行同步计数又能进行异步计数
（71）多谐振荡器可产生 B 。
A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 （72）石英晶体多谐振荡器的突出优点是 C 。
A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 （73）555定时器可以组成 ABC 。
A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器
（74）用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 B 。
A.3.33V B.5V C.6.66V D.10V （75）以下各电路中， B 可以产生脉冲定时。
A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器
（81）R-2R倒T型电阻网络D/A转换器中的阻值为( B ) A. 分散值 B.R和2R C. 2R和3R D.R和R/2
(82) 将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 A 。
A.采样 B.量化 C.保持 D.编码 （83）用二进制码表示指定离散电平的过程称为 D 。 A.采样 B.量化 C.保持 D.编码
（84）将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。
A.采样 B.量化 C.保持 D.编码 （85）以下四种转换器， A 是A/D转换器且转换速度最高。 A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 得分 四、 简答题（每小题△△分，共△△分）
1. 进行逻辑电路设计时，请问对与门和非门多余的输入端如何处理？
答：对于与门和与非门的多余输入端可直接或通过电阻接到电源Vcc上，或将多余的输入端与
评卷人 第 5 页 共 10 页
电子信息工程学院 课程名称《数字电子技术》复习题
正常使用的输入端并联使用。或门和或非门的多余输入端应接地或者与有用输入端并接。
2. 请简述卡诺图化简法的基本原理和化简方法？对无关项如何处理？
答：卡诺图化简法是基于合并相邻最小项的原理进行化简的，两个相邻最小项合并可以消去一个变量，4个相邻最小项合并可以消去2个变量，一般说，2n个相邻最小项合并，可以消去n个变量。卡诺图化简方法的优点是简单、直观，有一定的步骤和方法可循。
无关项可以取0，也可以取1，它的取值对逻辑函数值没有影响，应充分利用这一特点化简逻辑函数，以得到更为满意的化简结果。
3.什么是译码器？常用的译码器有哪些？
答：译码是编码的逆过程，它将输入代码转换成特定的输出信号，即将每个代码的信息“翻译”出来。在数字电路中，能够实现译码功能的逻辑部件称为译码器，译码器的种类有很多，常用的译码器有二进制译码器、二-十进制译码器、显示译码器等。
4.什么是数据分配器？
答：将一路输入数据分配到多路数据输出中的指定通道上的逻辑电路称为数据分配器，又称多路数据分配器。
数据分配器和译码器非常相似。将译码器进行适当连接，就能实现数据分配的功能。
51．触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。
触发器的两个基本特点：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。 一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。
52．触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 触发器根据逻辑功能不同分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T′触发器
61．时序逻辑电路由触发器和组合逻辑电路组成，其中触发器必不可少。时序逻辑电路的输出不仅与输入有关，而且还与电路原来的状态有关。
时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。
描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等。
时序逻辑电路分析的关键是求出状态方程和状态转换真值表，然后分析时序逻辑电路的功能。 62．计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。
63．利用集成计数器可以很方便地构成 N 进制(任意进制)计数器。其主要方法为：反馈清零法和反馈置数法，当需要扩大计数器容量时，可将多片集成计数器进行级联。
反馈清零法和反馈置数法的主要不同是：反馈归零法将反馈控制信号加至清零端CR上；而反馈置数法则将反馈控制信号加至置数端 LD 上，且必须给置数输入端 D3 ~ D0 加上计数起始状态值。反馈归零法构成计数器的初值一定是 0，而反馈置数法的初值可以是 0，也可以非 0 。
设计时，应弄清归零或置数功能是同步还是异步的，同步则反馈控制信号取自 SN-1；异步则反馈控制信号取自 SN 。
64．寄存器主要用以存放数码。移位寄存器不但可以存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方
第 6 页 共 10 页
电子信息工程学院 课程名称《数字电子技术》复习题
式灵活，功能表是其正确使用的依据。
71．多谐振荡器没有稳定状态，只有两个暂稳态。依靠电容的充电和放电，使两个暂稳态相互自动交换。因此，多谐振荡器接通电源后便输出周期性的矩形脉冲。改变电容充、放电回路中的 R、C值的大小，便可调节振荡频率。在振荡频率稳定度要求很高的情况下。可采用石英晶体多谐振荡器。多谐振荡器主要用作信号源。
72．施密特触发器有两个稳态状态，而每个稳定状态都是依靠输入电平来维持的。当输入电压大于正向阈值电压UT+时，输出状态转换到另一个稳定状态；而当输入电压小于负向阈值电压UT-时，输出状态又返回到原来的稳定状态。利用这个特性可将输入的任意电压波形变换成边沿陡峭的矩形脉冲输出，特别是可将边沿变化缓慢的信号变换成边沿陡峭的矩形脉冲。
施密特触发器具有回差特性，调节回差电压的大小，可改变电路的抗干扰能力。回差电压越大，抗干扰能力越强。施密特触发器主要用于波形变换成、脉冲整形、幅度鉴别等。
73．单稳态触发器有一个稳定状态和一个暂稳态，在没有触发脉冲作用时，电路处于稳定状态。在输入触发脉冲作用下，电路进入暂稳态，经一段时间后，自动返回到稳定状态，从而输出宽度和幅度都符合要求的矩形脉冲。输出脉冲宽度取决于定时元件 R、C 值的大小，与输入触发脉冲没有关系。调节 R、C 值的大小，可改变输出脉冲的宽度。
74．555 定时器是一种用途很广的多功能电路，只需外接少量的阻容元件就可很方便地组成施密特触发器、单稳态触发器和多谐振荡器等，使用方便灵活，有较强的驱动负载的能力，获得了广泛的应用。
81.D/A 转换是将输入的数字量转换为与之成正比的模拟电量。常用的 D/A 转换器主要有权电阻网络型、R-2R 倒 T 形电阻网络型、权电流网络型转换器。 R-2R 倒 T 形电阻网络 D/A 转换器所需电阻种类少，转换速度快,便于集成化，但转换精度较低。权电流网络 D/A 转换器转换速度和转换精度都比较高。
82.A/D转换是将输入的模拟电压转换为与之成正比的数字量。常用A/D转换器主要有并联比较型、双积分型和逐次渐近型。其中，并联比较型A/D转换器属于直接转换型，其转换速度最快，但价格贵；双积分型A/D转换器属于间接转换型，其速度慢，但精度高、抗干扰能力强；逐次渐近型也属于直接转换型，其速度较快、精度较高、价格适中，因而被广泛采用。
83.A/D转换要经过取样、保持、量化与编码四个步骤实现。前两个步骤在取样 - 保持电路中完成，后两个步骤在A/D 转换器中完成。在对模拟信号进行取样时，必须满足采样定理，取样脉冲的频率 fs 必须大于等于输入模拟信号频谱中最高频率分量的 2 倍。这样才能不失真地恢复出原来的模拟信号。
84.D/A转换器和A/D转换器的分辨率和转换精度都与转换器的位数有关，位数越多，分辨率和精度越高。基准电压VREF是重要的应用参数，要理解基准电压的作用，尤其是在A/D转换中，它的值对量化误差、分辨率都有影响。一般应按器件手册给出的范围确定VREF值，并且保证输入的模拟电压最大值不大于VREF 值。 得分 评卷人 五、分析应用题（每小题△△分，共△△分）
1.秒信号发生电路
秒信号发生电路产生1Hz的时间基准信号，数字钟大多采用32768（215）Hz石英晶体振荡器，经过15级二分频，获得1Hz的秒脉冲，秒脉冲发生器电路如图6-36所示。
第 7 页 共 10 页
电子信息工程学院 课程名称《数字电子技术》复习题
VDD1024Hz512Hz+5V14161254382HzCD406011R1105CI74LS741D76Q1HzQC1C2图6-36 秒脉冲发生器
该电路主要应用CD4060，CD4060是十四级二进制计数器/分配器/振荡器，它与外接电阻、电容、石英晶体共同组成215=32768Hz振荡器，并进行14级二分频，再外加一级D触发器（74LS74）二分频，输出1Hz的时基秒信号。
CD4060的引脚排列如图所示
R1是直流负反馈电阻，可使CD4060内非门电路工作在电压传输特性的过渡区，即线性放大区。R1的阻值可在几兆欧到几十兆欧之间选择，一般取22M，C1、C2起稳定振荡频率作用，其中，C2是微调电容，可将振荡器的频率调整到精确值。 3．计数器电路
计数器的秒、分、时的计数均由集成电路74LS160实现，其中，秒、分为60进制，时为二十四进制。
（1）秒、分六十进制计数器
秒、分计数器完全相同，将一片74LS160设计成十进制加法计数器，另一片设计成六进制加法计数器，当计数到59时，再来一个脉冲变成00，然后再重新开始计数。如图6-37所示。
Q0Q1Q2Q3Q0?Q1?Q2?Q3?＆1CTTCTPCTT74LS160(1)COCTP74LS160(2)COCRLDD0D1D2D3CPCRLDD0D1D2D31CP
图6-37 六十进制计数器 第 8 页 共 10 页
1