1、若某突变PN结的P型区的掺杂浓度为NA16?1.5?1016cm?3，则室温下该区的平衡多子浓度pp0与平
14?3衡少子浓度np0分别为（NA?1.5?10cm）和（NA?1.5?10cm）。
2、在PN结的空间电荷区中，P区一侧带（负）电荷，N区一侧带（正）电荷。内建电场的方向是从（N）区指向（P）区。[发生漂移运动，空穴向P区，电子向N区] 3、当采用耗尽近似时，N型耗尽区中的泊松方程为（
?3dE?qu）。由此方程可以看出，掺杂浓度dx?SD?越高，则内建电场的斜率越（大）。
4、PN结的掺杂浓度越高，则势垒区的长度就越（小），内建电场的最大值就越（大），内建电势Vbi
就越（大），反向饱和电流I0就越（小）[P20]，势垒电容CT就越（ 大 ），雪崩击穿电压就越（小）。 5、硅突变结内建电势Vbi可表为（vbi?KTNAND）P9，在室温下的典型值为（0.8）伏特。 ln2qni6、当对PN结外加正向电压时，其势垒区宽度会（减小），势垒区的势垒高度会（降低）。
7、当对PN结外加反向电压时，其势垒区宽度会（增大），势垒区的势垒高度会（提高）。
8、在P型中性区与耗尽区的边界上，少子浓度np与外加电压V之间的关系可表示为
qv17?3)）P18。若P型区的掺杂浓度NA?1.5?10cm，外加电压V = 0.52V，（np(?xp)?np0exp(KT则P型区与耗尽区边界上的少子浓度np为（7.35?1025cm?3）。
9、当对PN结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（大）；当对PN结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（小）。
10、PN结的正向电流由（空穴扩散）电流、（电子扩散）电流和（势垒区复合）电流三部分所组成。 11、PN结的正向电流很大，是因为正向电流的电荷来源是（多子）；PN结的反向电流很小，是因为反向电流的电荷来源是（少子）。
12、当对PN结外加正向电压时，由N区注入P区的非平衡电子一边向前扩散，一边（复合）。每经过一个扩散长度的距离，非平衡电子浓度降到原来的（e分之一）。
qv)?1]）。这个表达式在正向电压下可简化13、PN结扩散电流的表达式为（Jd?Jdp?Jdn?I0[exp(KTqv)），在反向电压下可简化为（Jd??J）。 为（Jd?Jexp(0KT14、在PN结的正向电流中，当电压较低时，以（势垒区复合）电流为主；当电压较高时，以（扩散）
电流为主。
15、薄基区二极管是指PN结的某一个或两个中性区的长度小于（该区的少子扩散长度）。在薄基区二
极管中，少子浓度的分布近似为（线性分布）。
16、小注入条件是指注入某区边界附近的（非平衡少子）浓度远小于该区的（平衡多子）浓度，因此该
区总的多子浓度中的（非平衡）多子浓度可以忽略。
17、大注入条件是指注入某区边界附近的（非平衡少子）浓度远大于该区的（平衡多子）浓度，因此该
区总的多子浓度中的（平衡）多子浓度可以忽略。
18、势垒电容反映的是PN结的（微分）电荷随外加电压的变化率。PN结的掺杂浓度越高，则势垒电容
就越（ 大 ）；外加反向电压越高，则势垒电容就越（ 小 ）。P44
19、扩散电容反映的是PN结的（非平衡载流子）电荷随外加电压的变化率。正向电流越大，则扩散电容
1
就越（大）；少子寿命越长，则扩散电容就越（大）。P51
20、在PN结开关管中，在外加电压从正向变为反向后的一段时间内，会出现一个较大的反向电流。引
起这个电流的原因是存储在（N）区中的（非平衡载流子）电荷。这个电荷的消失途径有两条，即（反向电流的抽取）和（少子自身的复合）。
21、从器件本身的角度，提高开关管的开关速度的主要措施是（降低少子寿命）和（加快反向复合）。
（减薄轻掺杂区的厚度）
22、PN结的击穿有三种机理，它们分别是（雪崩击穿）、（齐纳击穿）和（热击穿）。
23、PN结的掺杂浓度越高，雪崩击穿电压就越（小）；结深越浅，雪崩击穿电压就越（小）。
rd?idx?1）和（dmin?24、雪崩击穿和齐纳击穿的条件分别是（?0EG足够小）。P41 qEmax25、晶体管的基区输运系数是指（基区中到达集电结的少子）电流与（从发射结刚注入基区的少子）电
流之比。P67由于少子在渡越基区的过程中会发生（复合），从而使基区输运系数（小于1）。为了提高基区输运系数，应当使基区宽度（远小于）基区少子扩散长度。
26、晶体管中的少子在渡越（基区）的过程中会发生（复合），从而使到达集电结的少子比从发射结注
入基区的少子（小）。
27、晶体管的注入效率是指（从发射区注入基区的少子）电流与（总的发射极）电流之比。P69为了提
高注入效率，应当使（发射）区掺杂浓度远大于（基）区掺杂浓度。
28、晶体管的共基极直流短路电流放大系数?是指发射结（正）偏、集电结（零）偏时的（集电极）电
流与（发射极）电流之比。 29、晶体管的共发射极直流短路电流放大系数
?是指（发射）结正偏、（集电）结零偏时的（集电极）
电流与（基极）电流之比。
30、在设计与制造晶体管时，为提高晶体管的电流放大系数，应当（减小）基区宽度，（降低）基区掺
杂浓度。 31、某长方形薄层材料的方块电阻为100Ω，长度和宽度分别为300μm和60μm，则其长度方向和宽
度方向上的电阻分别为（500?）和（20?）。若要获得1KΩ的电阻，则该材料的长度应改变为（600?m）。
32、在缓变基区晶体管的基区中会产生一个（内建电场），它对少子在基区中的运动起到（加速）的作
用，使少子的基区渡越时间（减小）。
33、小电流时?会（减小）。这是由于小电流时，发射极电流中（势垒区复合电流）的比例增大，使注
入效率下降。 34、发射区重掺杂效应是指当发射区掺杂浓度太高时，不但不能提高（注入效率），反而会使其（下降）。
造成发射区重掺杂效应的原因是（发射区禁带变窄）和（俄歇复合增强）。P76
35、在异质结双极晶体管中，发射区的禁带宽度（大）于基区的禁带宽度，从而使异质结双极晶体管的
（注入效率）大于同质结双极晶体管的。P79
36、当晶体管处于放大区时，理想情况下集电极电流随集电结反偏的增加而（不变）。但实际情况下集
电极电流随集电结反偏增加而（增加），这称为（基区宽度调变）效应。P83
37、当集电结反偏增加时，集电结耗尽区宽度会（变宽），使基区宽度（变窄），从而使集电极电流（增
大），这就是基区宽度调变效应（即厄尔利效应）。P83
38、IES是指（集电结）短路、（发射）结反偏时的（发射）极电流。 39、ICS是指（发射结）短路、（集电结）反偏时的（集电）极电流。
2
41、ICBO是指（发射）极开路、（集电）结反偏时的（集电）极电流。 41、ICEO是指（基）极开路、（集电）结反偏时的（集电）极电流。
42、IEBO是指（集电极）极开路、（发射）结反偏时的（发射）极电流。 43、BVCBO是指（发射）极开路、（集电）结反偏，当（ICBO）??时的VCB。 44、BVCEO是指（基）极开路、（集电）结反偏，当（ICEO）??时的VCE。 45、BVEBO是指（集电）极开路、（发射）结反偏，当（IEBO）??时的VEB。
46、基区穿通是指当集电结反向电压增加到使耗尽区将（基区）全部占据时，集电极电流急剧增大的现
象。防止基区穿通的措施是（增加）基区宽度、（提高）基区掺杂浓度。P90
47、比较各击穿电压的大小时可知，BVCBO（大于）BVCEO ，BVCBO（远大于）BVEBO。 48、要降低基极电阻rbb?，应当（提高）基区掺杂浓度，（提高）基区宽度。 49、无源基区重掺杂的目的是（为了降低体电阻）。 50、发射极增量电阻re的表达式是（Re?KT）。室温下当发射极电流为1mA时，re =（26?）。 q?E51、随着信号频率的提高，晶体管的??、??的幅度会（下降），相角会（滞后）。
52、在高频下，基区渡越时间?b对晶体管有三个作用，它们是：（复合损失使小于 1β0* 小于 1）、
（时间延迟使相位滞后）和（渡越时间的分散使|βω*|减小）。
53、基区渡越时间?b是指（从发射结渡越到集电结所需要的平均时间）。当基区宽度加倍时，基区渡越
时间增大到原来的（2）倍。 54、晶体管的共基极电流放大系数??随频率的（增加）而下降。当晶体管的??下降到（
?02）时的
频率，称为?的截止频率，记为（
f?）。
1?0时的55、晶体管的共发射极电流放大系数??随频率的（增加）而下降。当晶体管的??下降到2频率，称为
?的（截止频率），记为（
f?）。
降到原来的（一半）；最大功率增益Kpmax降到原来的
56、当f??f?时，频率每加倍，晶体管的
（四分之一）。
??57、当（电流放大系数?）降到1时的频率称为特征频率fT。当（晶体管最大功率
?pmax）降到1时
的频率称为最高振荡频率fM。
3
58、当
??降到（1）时的频率称为特征频率fT。当Kpmax降到（1）时的频率称为最高振荡频率fM。
59、晶体管的高频优值M是（功率增益）与（带宽）的乘积。
60、晶体管的高频小信号等效电路与直流小信号等效电路相比，增加了三个元件，它们是（集电结势垒
电容）、（发射结势垒电容）和（发射结扩散电容）。 61、对于频率不是特别高的一般高频管，?ec中以（I）为主，这时提高特征频率fT的主要措施是（减
b小基区宽度）。 62、为了提高晶体管的最高振荡频率fM ，应当使特征频率fT（增大），基极电阻rbb?（降低），集电
结势垒电容CTC（降低）。
63、对高频晶体管结构上的基本要求是：（尺寸小）、（结深浅）、（线条细）和（非工作基区重掺杂）。 64、N沟道MOSFET的衬底是（P）型半导体，源区和漏区是（N）型半导体，沟道中的载流子是（电
子）。
65、P沟道MOSFET的衬底是（N）型半导体，源区和漏区是（P）型半导体，沟道中的载流子是（空
穴）。 66、当VGS?VT时，栅下的硅表面发生（强反型），形成连通（源）区和（漏）区的导电沟道，在VDS
的作用下产生漏极电流。
67、N沟道MOSFET中，VGS越大，则沟道中的电子就越（多），沟道电阻就越（小），漏极电流就越
（大）。
68、在N沟道MOSFET中，VT的称为耗尽型，当VGS?0的称为增强型，当VGS?0时MOSFET处于（截止）状态；VT?0?0时MOSFET处于（导通）状态。
69、由于栅氧化层中通常带（正）电荷，所以（P）型区比（N）型区更容易发生反型。 70、要提高N沟道MOSFET的阈电压VT ，应使衬底掺杂浓度NA（增大），使栅氧化层厚度Tox（减薄）。 71、N沟道MOSFET饱和漏源电压VDsat的表达式是（VGS?VT）。当VDS和）区，漏极电流随VDS的增加而（不变）。
72、由于电子的迁移率?n比空穴的迁移率?p（大），所以在其它条件相同时，（N）沟道MOSFET的
?tDVas时，MOSFET进入（ 饱
IDsat比（P）沟道MOSFET的大。为了使两种MOSFET的IDsat相同，应当使N沟道MOSFET的
沟道宽度（小于）P沟道MOSFET的。 73、当N沟道MOSFET的VGS?VT时，MOSFET（不）导电，这称为（增强型）导电。
74、对于MOSFET，当沟道长度加倍，而其它尺寸、掺杂浓度、偏置条件等都不变时，其下列参数发生
什么变化：VT（减小）、IDsat（减小）、Ron（增大）、gm（减小）。
75、由于源、漏区的掺杂浓度（大）于沟道区的掺杂浓度，所以MOSFET源、漏PN结的耗尽区主要向
4