CPLD
制作数字钟的报告
论文
2008-06-18 11:45:01
阅读
429
评论
0
字号:大中小
通过?/p>
8
周的学习,我知道?/p>
CPLD
及电子电?/p>
CAD
主要是学习里利用可编程器件使其实现某?/p>
指定功能。将通过编程做出的器件进行设计组装,调试使其成为一个简易的电子产品。同时我也了解如?/p>
设计一个电子产品。首先必须明确系统的设计任务,根据任务设计方案,然后对方案中的各部分进行单元
电路的设计,参数计算和器件选择,最后将各部分连接在一起,画出符合设计要求的完整的电路图。然?
进行编译,使其功能在可编程器件上能够实现?/p>
在这
8
周的时间里,我们主要完成了以下六个实验:
实验一
:
组合逻辑设计、实验装置的使用方法
一
实验目的
:
1
通过一个简单的
3-8
译码器的设计
,
掌握组合
逻辑电路的设计方法?/p>
2.
初步了解
EPLD
设计的全过程
,
初步掌握
Altera
软件的使用?/p>
3.
掌握组合逻辑电路的静态测试方?/p>
.
?/p>
实验步骤
:
1
进入
Windows
操作系统
,
打开
Max+PLUSII
的设计软?/p>
.
启动
File
?/p>
Project Name
菜单
,
将出?
Project Name
对话?/p>
,
在对话框内键入设计项目名
YUSHI,
?/p>
Ok
即可
2.
点击
Assign
?/p>
Device
菜单
,
选择器件
EPF10K144-1
3
设计的输?/p>
.
画出的实验原理图如下
:
点击保存按钮保存原理?/p>
.
将起保存?/p>
YUSHI
文件?/p>
,
起扩展名?/p>
.gdf
4.
设计项目的编?/p>
.
点击
MAX+PLUSII
?/p>
compiler
?/p>
,
出现编译窗口
,
点击
start
即可开始编?/p>
5.
设计项目的模拟仿?/p>
.
通过模拟一个项目来证明它的功能是否是正确的
.
上述电路的仿真波形如
?/p>
: