基于
FPGA
的数字密码锁
本文介绍了一种以
FPGA
为基础的数字密码锁。采用自顶向下的数字系统?
计方法,
将数字密码锁系统分解为若干子系统?/p>
并且进一步细划为若干模块?/p>
然后?/p>
硬件描述语言
VHDL
来设计这些模块,
同时进行硬件测试?/p>
测试结果表明该数字密码锁
能够校验
10
位十进制数字密码?/p>
且可以预置密码,
设有断电保护装置?/p>
解码有效指示
等相应功能?/p>
1
功能概述
?/p>
1
)密码锁的工作时钟由外部晶振提供,时钟频率为
50MHz
,运算速度高,工作性能?/p>
定?/p>
?/p>
2
)密码的设置和输入由外接键盘完成,控制电路的安全系数高,操作方便?/p>
?/p>
3
)密码数字可以由锁的所有者随意设置,并可更改?/p>
增强了用户体验。密码修改必?/p>
符合预设规则,否则无法修改密码?/p>
?/p>
4
)开锁时?/p>
不限制密码的输入位数?/p>
1
?/p>
10
位皆可以?/p>
?/p>
减少了密码被?/p>
解的概率
(约?/p>
10
亿分之一的破
解率?/p>
,密码锁的保密能力高?/p>
?/p>
5
)清除密码键的设定,可以快速清除全部密码,提高了对突发事件的适应能力?/p>
?/p>
6
)对输入的数字密码既能直接显示,又能转换为星号,防治?/p>
窥,增强保密性?/p>
?/p>
7
)全部密码输入后?/p>
正确时密码锁将开启,
显示屏出现:
Input Right
?/p>
指示灯变亮?/p>
错误时,显示屏出现:
Input Failed
?/p>
指示灯变灭?/p>
?/p>
8
)设有断电保护装置,保证电路不会因掉电失去所修改的密码,而回到最初的密码值,
增强密码的稳定性?/p>
2
系统结构
本系统设计主要包括硬件设计和软件设计两部分,
均采用模块化设计?/p>
其中硬件设计主要
包括中央控制模块、微控制器、显示模块、输入模块、外围电路等内容。软件设计包括状
态控制模块,逻辑控制模块,液晶显示驱动模块,
EPROM
驱动模块,扫描输入模块等?/p>
成。系统结构框架图如图
1
所示?/p>