新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

附表

1

?/p>

 

广州大学学生实验报告

 

开课学院及实验室:物理与电子工程学?/p>

-

电子?/p>

317

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2016

 

 

?/p>

 

4 

?/p>

 

21 

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

年级、专

业、班

 

 

姓名

 

Jason.P 

学号

 

 

实验课程名称

 

 

EDA

技术实?/p>

 

成绩

 

 

 

实验项目名称

 

设计含异步清零和同步时钟使能的加法计数器

 

?/p>

 

?/p>

 

 

 

 

 

?/p>

 

?/p>

 

 

一?/p>

 

?/p>

验目的:

 

学习计数器的设计、仿真和硬件测试,进一步熟?/p>

VerilogHDL

设计技术?/p>

 

 

二?/p>

 

?/p>

验内容:

 

 

含异步清

0

和同步时钟使能的

4

位加法器

 

 

?/p>

1

)实验原理:

 

上图是一含计数使能、异步复位的

4

位加法计数器,书中例

3-15

是其

VerilogHDL

描述。由?/p>

2-1

所示,图中间是

4

位锁存器?/p>

rst

是异

步清信号,高电平有效?/p>

clk

是锁存信号;

D[3

?/p>

0]

?/p>

4

位数据输入端。当

ENA

为?/p>

1

’时,多路选择器将?/p>

1

器的输出值加载于锁存器的数据

端;?/p>

ENA

为?/p>

0

’时保持上一次的输出?/p>

 

?/p>

2

)实验步骤:

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

附表

1

?/p>

 

广州大学学生实验报告

 

开课学院及实验室:物理与电子工程学?/p>

-

电子?/p>

317

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2016

 

 

?/p>

 

4 

?/p>

 

21 

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

年级、专

业、班

 

 

姓名

 

Jason.P 

学号

 

 

实验课程名称

 

 

EDA

技术实?/p>

 

成绩

 

 

 

实验项目名称

 

设计含异步清零和同步时钟使能的加法计数器

 

?/p>

 

?/p>

 

 

 

 

 

?/p>

 

?/p>

 

 

一?/p>

 

?/p>

验目的:

 

学习计数器的设计、仿真和硬件测试,进一步熟?/p>

VerilogHDL

设计技术?/p>

 

 

二?/p>

 

?/p>

验内容:

 

 

含异步清

0

和同步时钟使能的

4

位加法器

 

 

?/p>

1

)实验原理:

 

上图是一含计数使能、异步复位的

4

位加法计数器,书中例

3-15

是其

VerilogHDL

描述。由?/p>

2-1

所示,图中间是

4

位锁存器?/p>

rst

是异

步清信号,高电平有效?/p>

clk

是锁存信号;

D[3

?/p>

0]

?/p>

4

位数据输入端。当

ENA

为?/p>

1

’时,多路选择器将?/p>

1

器的输出值加载于锁存器的数据

端;?/p>

ENA

为?/p>

0

’时保持上一次的输出?/p>

 

?/p>

2

)实验步骤:

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

附表

1

?/p>

 

广州大学学生实验报告

 

开课学院及实验室:物理与电子工程学?/p>

-

电子?/p>

317

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2016

 

 

?/p>

 

4 

?/p>

 

21 

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

年级、专

业、班

 

 

姓名

 

Jason.P 

学号

 

 

实验课程名称

 

 

EDA

技术实?/p>

 

成绩

 

 

 

实验项目名称

 

设计含异步清零和同步时钟使能的加法计数器

 

?/p>

 

?/p>

 

 

 

 

 

?/p>

 

?/p>

 

 

一?/p>

 

?/p>

验目的:

 

学习计数器的设计、仿真和硬件测试,进一步熟?/p>

VerilogHDL

设计技术?/p>

 

 

二?/p>

 

?/p>

验内容:

 

 

含异步清

0

和同步时钟使能的

4

位加法器

 

 

?/p>

1

)实验原理:

 

上图是一含计数使能、异步复位的

4

位加法计数器,书中例

3-15

是其

VerilogHDL

描述。由?/p>

2-1

所示,图中间是

4

位锁存器?/p>

rst

是异

步清信号,高电平有效?/p>

clk

是锁存信号;

D[3

?/p>

0]

?/p>

4

位数据输入端。当

ENA

为?/p>

1

’时,多路选择器将?/p>

1

器的输出值加载于锁存器的数据

端;?/p>

ENA

为?/p>

0

’时保持上一次的输出?/p>

 

?/p>

2

)实验步骤:

 

Ͼλ">
Ͼλ
Ŀ

设计含异步清零和同步时钟使能的加法计数器 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

附表

1

?/p>

 

广州大学学生实验报告

 

开课学院及实验室:物理与电子工程学?/p>

-

电子?/p>

317

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2016

 

 

?/p>

 

4 

?/p>

 

21 

?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

年级、专

业、班

 

 

姓名

 

Jason.P 

学号

 

 

实验课程名称

 

 

EDA

技术实?/p>

 

成绩

 

 

 

实验项目名称

 

设计含异步清零和同步时钟使能的加法计数器

 

?/p>

 

?/p>

 

 

 

 

 

?/p>

 

?/p>

 

 

一?/p>

 

?/p>

验目的:

 

学习计数器的设计、仿真和硬件测试,进一步熟?/p>

VerilogHDL

设计技术?/p>

 

 

二?/p>

 

?/p>

验内容:

 

 

含异步清

0

和同步时钟使能的

4

位加法器

 

 

?/p>

1

)实验原理:

 

上图是一含计数使能、异步复位的

4

位加法计数器,书中例

3-15

是其

VerilogHDL

描述。由?/p>

2-1

所示,图中间是

4

位锁存器?/p>

rst

是异

步清信号,高电平有效?/p>

clk

是锁存信号;

D[3

?/p>

0]

?/p>

4

位数据输入端。当

ENA

为?/p>

1

’时,多路选择器将?/p>

1

器的输出值加载于锁存器的数据

端;?/p>

ENA

为?/p>

0

’时保持上一次的输出?/p>

 

?/p>

2

)实验步骤:

 



ļ׺.doc޸Ϊ.docĶ

  • ʵHspiceʵ鱨
  • stm32ĿĿ
  • ѧκϰ
  • 2012еϰ
  • 2020꡶ٴִҵҽʦ(ʮ)
  • ӢҸſκϰ
  • 2018-2024йҵгȷͶо(Ŀ¼)
  • ʲĩϰ
  • ߵȴҵ ڶʽ
  • ҰѧӢ2д̵̳ϰο

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)