新建
上传
首页
助手
最?/div>
资料?/div>
工具

PCI-E 3.0

标准规范

 

早在

2007

年上半年

PCI-E 2.0

版规范刚刚公布的时候,

PCI Express

技?/p>

标准组织

PCI-SIG

就准备用两年多的时间将其快速进化到第三代,

但是谁也没想

?/p>

PCI-E 3.0

的酝酿过程会如此一波三折,直到

3

年半以后才最终修成正果?/p>

  

PCI-SIG

主席兼总裁几乎泪流满面:“PCI

-SIG

始终致力?/p>

I/O

创新,我们也?/p>

骄傲地向我们的成员发?/p>

PCI-E 3.0

规范?/p>

PCI-E 3.0

架构从细节上对前两代

PCI-E

规范进行了极大地改进?/p>

为我们的成员在各自领域继续创新提供了所必需

的性能和功能。?nbsp;

 

在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后,

PCI-E 

3.0

规范将数据传输率提升?/p>

8GHz|8GT/s(

最初也预想?/p>

10GHz)

,并保持

了对

PCI-E 2.x/1.x

的向下兼容,继续支持

2.5GHz

?/p>

5GHz

信号机制。基于此?/p>

PCI-E 

3.0

架构单信?/p>

(x1)

单向带宽即可接近

1GB/s

?/p>

十六信道

(x16)

双向带宽?/p>

是可?/p>

32GB/s

?/p>

  

PCI-E 

3.0

同时还特别增加了

128b/130b

解码机制?/p>

可以确保几乎

100%

?/p>

传输?/p>

?/p>

,相比此前版本的

8b/10b

机制提升?/p>

25%

,从而促成了传输带宽的翻番,?/p>

续了

PCI-E

规范的一贯传统?/p>

  

新规范在信号和软件层的其他增强之处还有数据复用指示?/p>

原子操作

?/p>

动态电?/p>

调整机制、延迟容许报告、宽松传输排序、基

地址寄存?/p>

(BAR)

大小调整?/p>

I/O

页面错误

等等,从而全方位提升平台效率、软件模型弹性、架构伸缩性?/p>

  

PCI-E 

3.0

规范完整文档现已?/p>

PCI-SIG

组织成员公布其中详细描述?/p>

PCI-E

?/p>

构、互联属性、结构管理?/p>

编程接口

等等,但没有公开发表?/p>

2012

?/p>

1

?/p>

9

日,

世界上首?/p>

PCI-E 3.0

显卡

Radeon HD 7970

问世?/p>

 

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

PCI-E 3.0

标准规范

 

早在

2007

年上半年

PCI-E 2.0

版规范刚刚公布的时候,

PCI Express

技?/p>

标准组织

PCI-SIG

就准备用两年多的时间将其快速进化到第三代,

但是谁也没想

?/p>

PCI-E 3.0

的酝酿过程会如此一波三折,直到

3

年半以后才最终修成正果?/p>

  

PCI-SIG

主席兼总裁几乎泪流满面:“PCI

-SIG

始终致力?/p>

I/O

创新,我们也?/p>

骄傲地向我们的成员发?/p>

PCI-E 3.0

规范?/p>

PCI-E 3.0

架构从细节上对前两代

PCI-E

规范进行了极大地改进?/p>

为我们的成员在各自领域继续创新提供了所必需

的性能和功能。?nbsp;

 

在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后,

PCI-E 

3.0

规范将数据传输率提升?/p>

8GHz|8GT/s(

最初也预想?/p>

10GHz)

,并保持

了对

PCI-E 2.x/1.x

的向下兼容,继续支持

2.5GHz

?/p>

5GHz

信号机制。基于此?/p>

PCI-E 

3.0

架构单信?/p>

(x1)

单向带宽即可接近

1GB/s

?/p>

十六信道

(x16)

双向带宽?/p>

是可?/p>

32GB/s

?/p>

  

PCI-E 

3.0

同时还特别增加了

128b/130b

解码机制?/p>

可以确保几乎

100%

?/p>

传输?/p>

?/p>

,相比此前版本的

8b/10b

机制提升?/p>

25%

,从而促成了传输带宽的翻番,?/p>

续了

PCI-E

规范的一贯传统?/p>

  

新规范在信号和软件层的其他增强之处还有数据复用指示?/p>

原子操作

?/p>

动态电?/p>

调整机制、延迟容许报告、宽松传输排序、基

地址寄存?/p>

(BAR)

大小调整?/p>

I/O

页面错误

等等,从而全方位提升平台效率、软件模型弹性、架构伸缩性?/p>

  

PCI-E 

3.0

规范完整文档现已?/p>

PCI-SIG

组织成员公布其中详细描述?/p>

PCI-E

?/p>

构、互联属性、结构管理?/p>

编程接口

等等,但没有公开发表?/p>

2012

?/p>

1

?/p>

9

日,

世界上首?/p>

PCI-E 3.0

显卡

Radeon HD 7970

问世?/p>

 

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

PCI-E 3.0

标准规范

 

早在

2007

年上半年

PCI-E 2.0

版规范刚刚公布的时候,

PCI Express

技?/p>

标准组织

PCI-SIG

就准备用两年多的时间将其快速进化到第三代,

但是谁也没想

?/p>

PCI-E 3.0

的酝酿过程会如此一波三折,直到

3

年半以后才最终修成正果?/p>

  

PCI-SIG

主席兼总裁几乎泪流满面:“PCI

-SIG

始终致力?/p>

I/O

创新,我们也?/p>

骄傲地向我们的成员发?/p>

PCI-E 3.0

规范?/p>

PCI-E 3.0

架构从细节上对前两代

PCI-E

规范进行了极大地改进?/p>

为我们的成员在各自领域继续创新提供了所必需

的性能和功能。?nbsp;

 

在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后,

PCI-E 

3.0

规范将数据传输率提升?/p>

8GHz|8GT/s(

最初也预想?/p>

10GHz)

,并保持

了对

PCI-E 2.x/1.x

的向下兼容,继续支持

2.5GHz

?/p>

5GHz

信号机制。基于此?/p>

PCI-E 

3.0

架构单信?/p>

(x1)

单向带宽即可接近

1GB/s

?/p>

十六信道

(x16)

双向带宽?/p>

是可?/p>

32GB/s

?/p>

  

PCI-E 

3.0

同时还特别增加了

128b/130b

解码机制?/p>

可以确保几乎

100%

?/p>

传输?/p>

?/p>

,相比此前版本的

8b/10b

机制提升?/p>

25%

,从而促成了传输带宽的翻番,?/p>

续了

PCI-E

规范的一贯传统?/p>

  

新规范在信号和软件层的其他增强之处还有数据复用指示?/p>

原子操作

?/p>

动态电?/p>

调整机制、延迟容许报告、宽松传输排序、基

地址寄存?/p>

(BAR)

大小调整?/p>

I/O

页面错误

等等,从而全方位提升平台效率、软件模型弹性、架构伸缩性?/p>

  

PCI-E 

3.0

规范完整文档现已?/p>

PCI-SIG

组织成员公布其中详细描述?/p>

PCI-E

?/p>

构、互联属性、结构管理?/p>

编程接口

等等,但没有公开发表?/p>

2012

?/p>

1

?/p>

9

日,

世界上首?/p>

PCI-E 3.0

显卡

Radeon HD 7970

问世?/p>

 

 

Ͼλ">
Ͼλ
Ŀ

PCI-E_3.0技术及发展一?- 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

PCI-E 3.0

标准规范

 

早在

2007

年上半年

PCI-E 2.0

版规范刚刚公布的时候,

PCI Express

技?/p>

标准组织

PCI-SIG

就准备用两年多的时间将其快速进化到第三代,

但是谁也没想

?/p>

PCI-E 3.0

的酝酿过程会如此一波三折,直到

3

年半以后才最终修成正果?/p>

  

PCI-SIG

主席兼总裁几乎泪流满面:“PCI

-SIG

始终致力?/p>

I/O

创新,我们也?/p>

骄傲地向我们的成员发?/p>

PCI-E 3.0

规范?/p>

PCI-E 3.0

架构从细节上对前两代

PCI-E

规范进行了极大地改进?/p>

为我们的成员在各自领域继续创新提供了所必需

的性能和功能。?nbsp;

 

在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后,

PCI-E 

3.0

规范将数据传输率提升?/p>

8GHz|8GT/s(

最初也预想?/p>

10GHz)

,并保持

了对

PCI-E 2.x/1.x

的向下兼容,继续支持

2.5GHz

?/p>

5GHz

信号机制。基于此?/p>

PCI-E 

3.0

架构单信?/p>

(x1)

单向带宽即可接近

1GB/s

?/p>

十六信道

(x16)

双向带宽?/p>

是可?/p>

32GB/s

?/p>

  

PCI-E 

3.0

同时还特别增加了

128b/130b

解码机制?/p>

可以确保几乎

100%

?/p>

传输?/p>

?/p>

,相比此前版本的

8b/10b

机制提升?/p>

25%

,从而促成了传输带宽的翻番,?/p>

续了

PCI-E

规范的一贯传统?/p>

  

新规范在信号和软件层的其他增强之处还有数据复用指示?/p>

原子操作

?/p>

动态电?/p>

调整机制、延迟容许报告、宽松传输排序、基

地址寄存?/p>

(BAR)

大小调整?/p>

I/O

页面错误

等等,从而全方位提升平台效率、软件模型弹性、架构伸缩性?/p>

  

PCI-E 

3.0

规范完整文档现已?/p>

PCI-SIG

组织成员公布其中详细描述?/p>

PCI-E

?/p>

构、互联属性、结构管理?/p>

编程接口

等等,但没有公开发表?/p>

2012

?/p>

1

?/p>

9

日,

世界上首?/p>

PCI-E 3.0

显卡

Radeon HD 7970

问世?/p>

 

 



ļ׺.doc޸Ϊ.docĶ

  • ѧۡ⼰ο
  • Կѧ
  • 2016-2022йг̬Ƽʮδо
  • öȫ֪ͨ1
  • з֤϶봦
  • ҵ2018-2023йú̿ҵչǰͶսԹ滮(Ŀ¼)
  • Ƶͷʵñȫ
  • ˽¿αСѧ꼶3.ʽ 3.ַʿνѧ
  • 2018˸߿ߵѧ()ģʹ𰸽
  • ʱʱ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)