实验一
全加器的设计
(一)实验目?/p>
以四位二进制全加器为例熟悉利?/p>
QuartusII
的原理图输入方法和文本输入法设计简
单组合电路;学习多层次工程的设计方法?/p>
(二)实验要?/p>
⑴用文本方法实现一位全加器,再采用层次设计法用原理图输入完?/p>
4
位全加器的设
计;
⑵给出此项设计的仿真波形?/p>
⑶用发光
LED
指示显示结果?/p>
(三)实验流?/p>
1
、创?/p>
1
位全加器工程,新?/p>
verilog
文本文件,编译,转换?/p>
.bsf
符号文件?/p>
2
、同一文件夹下创建
4
位全加器工程,新?/p>
bdf
原理图文件并编译?/p>
3
、新?/p>
vwf
波形文件,时序仿真验证加法功能?/p>
4
、引脚锁定并再次编译?/p>
5
、添?/p>
.sof
文件下载测试?/p>
(四)实验效?/p>
实验?/p>
模可变计数器的设?/p>
(一)实验目?/p>
1
?/p>
进一步熟?/p>
EDA
开发板?/p>
Quartus
Ⅱ软件的使用方法?/p>
2
?/p>
学习静态数码管的使用;
3
?/p>
学习计数器的设计、仿真和硬件测试;学?/p>
7
段数码显示译码器设计?/p>
(二)实验要?/p>
设计模可变计数器,可任选模的大小(例模
15
、模
115
?/p>
?/p>
实验要求?/p>
?/p>
1
?/p>
设置一位控制位
M
,要?/p>
M=0
:模
X
计数?/p>
M=1
:模
Y
计数?/p>