銆奅DA鎶�鏈�涓嶸HDL鍩虹��銆嬭�惧悗涔犻�樼瓟妗?- 鐧惧害鏂囧簱

鏂板缓

涓婁紶

棣栭〉

鍔╂墜

鏈�杩?/div>

璧勬枡搴?/div>

宸ュ叿

娓呭崕澶у�﹀嚭鐗堢ぞ銆?/p>

EDA

鎶�鏈�涓�

VHDL

鍩虹��銆嬫暀鏉愪範棰樼瓟妗?/p>

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

涓荤紪锛氭潹鍋?/p>

 

1 

銆?/p>

EDA

鎶�鏈�涓�

VHDL

鍩虹��銆?/p>

 

璇惧悗涔犻�樼瓟妗�

 

绗�涓�绔?/p>

 

 

EDA

鎶�鏈�姒傝�?/p>

 

涓�銆佸～绌洪��

 

1

銆佺數瀛愯�捐�¤嚜鍔ㄥ寲

 

2

銆侀潪甯搁珮閫熼泦鎴愯姱鐗囩‖浠舵弿杩拌��瑷�

 

3

銆?/p>

CAD

銆?/p>

CAE

銆?/p>

EDA 

4

銆佸師鐞嗗浘杈撳叆銆佺姸鎬佸浘杈撳叆銆佹枃鏈�杈撳�?/p>

 

5

銆?/p>

VHDL

銆?/p>

Verilog HDL 

6

銆佺‖浠剁壒鎬?/p>

 

浜屻�侀�夋嫨棰?/p>

 

1

銆?/p>

A 

2

銆?/p>

C 

3

銆?/p>

A 

4

銆?/p>

D 

5

銆?/p>

C 

6

銆?/p>

D 

7

銆?/p>

A 

绗�浜岀�?/p>

 

 

鍙�缂栫▼閫昏緫鍣ㄤ欢鍩虹��

 

涓�銆佸～绌洪��

 

1

銆?/p>

PLD 

2

銆?/p>

Altera

鍏�鍙搞�?/p>

Xilinx

鍏�鍙搞�?/p>

Lattice

鍏�鍙�

 

3

銆佸熀浜庡弽鐔斾笣缂栫▼鐨?/p>

 

FPGA 

4

銆侀厤缃�鑺�鐗?/p>

 

浜屻�侀�夋嫨棰?/p>

 

1

銆?/p>

D 

2

銆?/p>

C 

3

銆?/p>

C 

4

銆?/p>

D 

绗�涓夌�?/p>

 

 

VHDL

绋嬪簭鍒濇�モ�斺�旂▼搴忕粨鏋?/p>

 

涓�銆佸～绌洪��

 

1

銆佺粨鏋勩�佽�屼负銆佸姛鑳姐�佹帴鍙?/p>

 

2

銆佸簱鍜岀▼搴忓寘銆佸疄浣撱�佺粨鏋勪綋銆侀厤缃?/p>

 

3

銆佸疄浣撳悕銆佺被鍨嬭〃銆佺��鍙ｈ〃銆佸疄浣撹�存槑閮ㄥ�?/p>