?/p>
Verilog HDL
数字集成电路设计原理与应用》上机作?/p>
班级?/p>
*******
学号?/p>
*******
姓名?/p>
*******
题目
1
:数字集成电路的
verilog HDL
描述与仿真?/p>
要求?/p>
?/p>
1
)学习使?/p>
Modelsim
设计和仿真软件;
?/p>
2
)练习教材中的例子;
?/p>
3
)掌握设计代码和测试代码的编写;
?/p>
4
)掌握测试仿真流程;
?/p>
5
)掌?/p>
Modelsim
软件的波形验证方式?/p>
解答?/p>
题目
2
?/p>
简?/p>
begin-end
语句块和
fork-join
语句块的区别,并写出下面信号
对应的程序代?/p>
ns
10
20
A
B
0
30
40
50
解答?/p>
?/p>
1
?/p>
begin-end
语句块和
fork-join
语句块的区别?/p>
1
?/p>
执行顺序?/p>
begin-end
语句块按照语句顺序执行,
fork-join
语句块所?/p>
语句均在同一时刻执行?/p>
2
、语句前面延迟时间的意义?/p>
begin-end
语句块为相对于前一条语句执?/p>
结束的时间,
fork-join
语句块为相对于并行语句块启动的时间;
3
?/p>
起始时间?/p>
begin-end
语句块为首句开始执行的时间?/p>
fork-join
语句?/p>
为转入并行语句块的时间;
4
?/p>
结束时间?/p>
begin-end
语句块为最后一条语句执行结束的时间?/p>
fork-join
语句块为执行时间最长的那条语句执行结束的时间;
5
、行为描述的意义?/p>
begin-end
语句块为电路中的数据在时钟及控制信号
的作用下,沿数据通道中各级寄存器之间的传送过程?/p>
fork-join
语句块为电路