基于
FPGA
的多?/p>
CPRI
测试系统设计与实?/p>
近年来随着移动通信的发?/p>
,5G
的相关技术指标也在逐步研究、完善中。在
未来
5G
网络?/p>
,
为实现网络的高速接?/p>
,
天线端将采用大规模天线技?/p>
(Massive
MIMO)
的方式阵?/p>
,
此时基带处理单元
(Building Base band Unit,BBU)
与射频拉
远单?/p>
(Radio Remote Unit,RRU)
之间的数据传输若仍采用过去的单路通用公共
无线电接?/p>
(Common Public Radio Interface,CPRI),
则无法满足庞大数据量?/p>
传输速率的需求?/p>
基于?/p>
,
本文采用多路
CPRI
接口
,
通过多路光纤连接使用
FPGA
模拟?/p>
BBU
发送端?/p>
RRU
接收?/p>
,
整体模拟基站的数据传输以满足未来需求。本
文采?/p>
FPGA
?/p>
GTX
高速收发器?/p>
CPRI
协议等设备及接口协议
,
设计了一种模拟基
站基带传输的误码率测试方案?/p>
首先选用相应开发板及芯?/p>
,
针对基站?/p>
BBU
侧发射端
,
选用递增数和伪随
机信号做
BBU
侧的源数?/p>
,
并对
CPRI
组帧模块?/p>
GTX
发送模块以及时钟生成模?/p>
进行了设计和整体的硬件实现与调试
,
验证?/p>
9.8Gbps
线速率?/p>
CPRI
发送端实现
的可能性并保证了时钟精度控制在合理的抖动范围之内。然后针对基站中
RRU
侧接收端
,
?/p>
GTX
接收模块?/p>
CPRI
解帧模块以及误码率计算、传输模块进行了?/p>
计和整体的硬件实现与调试
,
在接收端进行了超帧同步与
slide
同步
,
并将输出
的误码计算值上传给使用
Visual Basic
语言编写?/p>
PC
端软?/p>
,
使得数据可被?/p>
时解析、显示。最后针对实际环境中
,
时钟抖动对发射端天线以及接收端信号的
影响
,
分析并通过查找相关资料给出了多通道抖动的消除方法。本文使?/p>
Verilog
硬件描述语言
,
通过
FPGA
模拟?/p>
2
通道
16
×
16
架构?/p>
Massive
MIMO
?/p>
据流传输
,
建立了发送端和接收端多路
CPRI
接口的链?/p>
,
并使用光纤实现了二?/p>
间的互通互?/p>
,
从而模?/p>
BBU
?/p>
RRU
之间数据的传输?/p>
最后通过分析各模块实现结果及
PC
显示数据
,
表明整体工程达到预期设计
要求
,
验证了此方案的正确?/p>
,
在现阶段具有一定的参考意义?/p>