新建
上传
首页
助手
最?/div>
资料?/div>
工具

DAC8760

资料

 

特?/p>

 

16

?/p>

DAC 

+10V 

?/p>

+36V 

单电源,或?/p>

±

18V 

的双电源供电

 

输出电流

:4-20mA 

?/p>

 

0-20mA 

?/p>

 

0-24mA 

 

输出电压

:0-5V 

?/p>

 

0-10V 

?/p>

 

±

5V 

?/p>

 

±

10V 

,可以通过设置寄存器超出量?/p>

10%

的范?/p>

. 

 

同步电压和电流输?/p>

 

可靠特?/p>

 

 

CRC

校验

 

 

看门?/p>

 

 

过热告警

 

 

开路告警,适中电流限制

 

其它

 

 

加电复位功能,以确保在一个已知状态中加电

(

IOUT 

?/p>

VOUT 

被禁用,并且处于高阻?/p>

(Hi-Z) 

状?/p>

) 

 

CLR 

?/p>

CLR-SEL 

引脚可将输出设定?/p>

0 

 

增益寄存器可被设定为对器件进行数字校?/p>

 

 

输出转换率也由寄存器设定

 

 

芯片管脚功能

 

1 AVSS 

在双电源供电,模拟电源负极。连接到

GND

做单电源供电

 

2 DVDD 

数字电源?/p>

DVDD-EN

悬空?/p>

DVDD

输出

+4.6V

?/p>

DVDD-EN

接地?/p>

DVDD

连接外部

+5V

电源

 

3 /ALARM 

报警引脚。开漏输出。外?/p>

10K

上拉电阻。当检测到报警状?/p>

(

超温断路,超时等?/p>

)

该引脚警报拉?/p>

(

主动

) 

4 GND  

5 CLR-SEL 

选用上电复位清除

VOUT

状?/p>

 

6 CLR 

清除输入。此引脚高电平时进入

CLEAR

状态,?/p>

VOUT=0 

7 

LATCH 

DAC

寄存器的输入锁存。输入移位寄存器在此脚的上升沿将数据加载到数据寄存器和控制寄存器以更?/p>

DAC

的输出。此脚在

SCLK

的第

24

个时钟之

前置低,之后置高更新输出,此脚功能类似于片?/p>

 

8 SCLK 

串行时钟输入。速率可高?/p>

30MHz 

9 DIN 

串行数据输入。数据在串行时钟输入的每个上升沿被计时至

24

位输入移位寄存器

 

10 SDO 

串行数据输出。数据在

SCLK

的上升沿有效

 

11 GND  

12 GND  

13 ISET-R 

外部精密电阻连接引脚

(15K)

。看到这个数据表操作部分的理?/p>

 

14 REFOUT 

内部参考输出。连接至

REFIN

时使用内部参?/p>

 

15 REFIN 

参考输?/p>

 

16 

DVDD-EN 

内部电源使能。此引脚连接?/p>

GND

禁用内部供应,或离开这个引脚无关,使内部供应。该引脚时连接到

GND

,外部电源必须连接到?/p>

DVDD

引脚

 

17 

CMP 

外部补偿电容连接销

(

可?/p>

)

。另外的外部电容?/p>

(

连接?/p>

VOUT

和这个引?/p>

)

提高了稳定性与高电容负载在

VOUT

引脚通过降低输出放大器的带宽,从

而增加沉降时间?/p>

 

18 HART-IN HART

调制输入引脚

 

19 IOUT 

电流输出引脚

 

20 BOOST 

提高销。外部晶体管连接

(

可?/p>

)

?/p>

 

21 VOUT 

电压输出引脚

 

22 +VSENSE 

为正电压输出负载连接针感

 

23 -VSENSE 

对于负电压输出负载连接针?/p>

  

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

DAC8760

资料

 

特?/p>

 

16

?/p>

DAC 

+10V 

?/p>

+36V 

单电源,或?/p>

±

18V 

的双电源供电

 

输出电流

:4-20mA 

?/p>

 

0-20mA 

?/p>

 

0-24mA 

 

输出电压

:0-5V 

?/p>

 

0-10V 

?/p>

 

±

5V 

?/p>

 

±

10V 

,可以通过设置寄存器超出量?/p>

10%

的范?/p>

. 

 

同步电压和电流输?/p>

 

可靠特?/p>

 

 

CRC

校验

 

 

看门?/p>

 

 

过热告警

 

 

开路告警,适中电流限制

 

其它

 

 

加电复位功能,以确保在一个已知状态中加电

(

IOUT 

?/p>

VOUT 

被禁用,并且处于高阻?/p>

(Hi-Z) 

状?/p>

) 

 

CLR 

?/p>

CLR-SEL 

引脚可将输出设定?/p>

0 

 

增益寄存器可被设定为对器件进行数字校?/p>

 

 

输出转换率也由寄存器设定

 

 

芯片管脚功能

 

1 AVSS 

在双电源供电,模拟电源负极。连接到

GND

做单电源供电

 

2 DVDD 

数字电源?/p>

DVDD-EN

悬空?/p>

DVDD

输出

+4.6V

?/p>

DVDD-EN

接地?/p>

DVDD

连接外部

+5V

电源

 

3 /ALARM 

报警引脚。开漏输出。外?/p>

10K

上拉电阻。当检测到报警状?/p>

(

超温断路,超时等?/p>

)

该引脚警报拉?/p>

(

主动

) 

4 GND  

5 CLR-SEL 

选用上电复位清除

VOUT

状?/p>

 

6 CLR 

清除输入。此引脚高电平时进入

CLEAR

状态,?/p>

VOUT=0 

7 

LATCH 

DAC

寄存器的输入锁存。输入移位寄存器在此脚的上升沿将数据加载到数据寄存器和控制寄存器以更?/p>

DAC

的输出。此脚在

SCLK

的第

24

个时钟之

前置低,之后置高更新输出,此脚功能类似于片?/p>

 

8 SCLK 

串行时钟输入。速率可高?/p>

30MHz 

9 DIN 

串行数据输入。数据在串行时钟输入的每个上升沿被计时至

24

位输入移位寄存器

 

10 SDO 

串行数据输出。数据在

SCLK

的上升沿有效

 

11 GND  

12 GND  

13 ISET-R 

外部精密电阻连接引脚

(15K)

。看到这个数据表操作部分的理?/p>

 

14 REFOUT 

内部参考输出。连接至

REFIN

时使用内部参?/p>

 

15 REFIN 

参考输?/p>

 

16 

DVDD-EN 

内部电源使能。此引脚连接?/p>

GND

禁用内部供应,或离开这个引脚无关,使内部供应。该引脚时连接到

GND

,外部电源必须连接到?/p>

DVDD

引脚

 

17 

CMP 

外部补偿电容连接销

(

可?/p>

)

。另外的外部电容?/p>

(

连接?/p>

VOUT

和这个引?/p>

)

提高了稳定性与高电容负载在

VOUT

引脚通过降低输出放大器的带宽,从

而增加沉降时间?/p>

 

18 HART-IN HART

调制输入引脚

 

19 IOUT 

电流输出引脚

 

20 BOOST 

提高销。外部晶体管连接

(

可?/p>

)

?/p>

 

21 VOUT 

电压输出引脚

 

22 +VSENSE 

为正电压输出负载连接针感

 

23 -VSENSE 

对于负电压输出负载连接针?/p>

  

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

DAC8760

资料

 

特?/p>

 

16

?/p>

DAC 

+10V 

?/p>

+36V 

单电源,或?/p>

±

18V 

的双电源供电

 

输出电流

:4-20mA 

?/p>

 

0-20mA 

?/p>

 

0-24mA 

 

输出电压

:0-5V 

?/p>

 

0-10V 

?/p>

 

±

5V 

?/p>

 

±

10V 

,可以通过设置寄存器超出量?/p>

10%

的范?/p>

. 

 

同步电压和电流输?/p>

 

可靠特?/p>

 

 

CRC

校验

 

 

看门?/p>

 

 

过热告警

 

 

开路告警,适中电流限制

 

其它

 

 

加电复位功能,以确保在一个已知状态中加电

(

IOUT 

?/p>

VOUT 

被禁用,并且处于高阻?/p>

(Hi-Z) 

状?/p>

) 

 

CLR 

?/p>

CLR-SEL 

引脚可将输出设定?/p>

0 

 

增益寄存器可被设定为对器件进行数字校?/p>

 

 

输出转换率也由寄存器设定

 

 

芯片管脚功能

 

1 AVSS 

在双电源供电,模拟电源负极。连接到

GND

做单电源供电

 

2 DVDD 

数字电源?/p>

DVDD-EN

悬空?/p>

DVDD

输出

+4.6V

?/p>

DVDD-EN

接地?/p>

DVDD

连接外部

+5V

电源

 

3 /ALARM 

报警引脚。开漏输出。外?/p>

10K

上拉电阻。当检测到报警状?/p>

(

超温断路,超时等?/p>

)

该引脚警报拉?/p>

(

主动

) 

4 GND  

5 CLR-SEL 

选用上电复位清除

VOUT

状?/p>

 

6 CLR 

清除输入。此引脚高电平时进入

CLEAR

状态,?/p>

VOUT=0 

7 

LATCH 

DAC

寄存器的输入锁存。输入移位寄存器在此脚的上升沿将数据加载到数据寄存器和控制寄存器以更?/p>

DAC

的输出。此脚在

SCLK

的第

24

个时钟之

前置低,之后置高更新输出,此脚功能类似于片?/p>

 

8 SCLK 

串行时钟输入。速率可高?/p>

30MHz 

9 DIN 

串行数据输入。数据在串行时钟输入的每个上升沿被计时至

24

位输入移位寄存器

 

10 SDO 

串行数据输出。数据在

SCLK

的上升沿有效

 

11 GND  

12 GND  

13 ISET-R 

外部精密电阻连接引脚

(15K)

。看到这个数据表操作部分的理?/p>

 

14 REFOUT 

内部参考输出。连接至

REFIN

时使用内部参?/p>

 

15 REFIN 

参考输?/p>

 

16 

DVDD-EN 

内部电源使能。此引脚连接?/p>

GND

禁用内部供应,或离开这个引脚无关,使内部供应。该引脚时连接到

GND

,外部电源必须连接到?/p>

DVDD

引脚

 

17 

CMP 

外部补偿电容连接销

(

可?/p>

)

。另外的外部电容?/p>

(

连接?/p>

VOUT

和这个引?/p>

)

提高了稳定性与高电容负载在

VOUT

引脚通过降低输出放大器的带宽,从

而增加沉降时间?/p>

 

18 HART-IN HART

调制输入引脚

 

19 IOUT 

电流输出引脚

 

20 BOOST 

提高销。外部晶体管连接

(

可?/p>

)

?/p>

 

21 VOUT 

电压输出引脚

 

22 +VSENSE 

为正电压输出负载连接针感

 

23 -VSENSE 

对于负电压输出负载连接针?/p>

  

Ͼλ">
Ͼλ
Ŀ

DAC8760完全资料含STM32驱动源码 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

DAC8760

资料

 

特?/p>

 

16

?/p>

DAC 

+10V 

?/p>

+36V 

单电源,或?/p>

±

18V 

的双电源供电

 

输出电流

:4-20mA 

?/p>

 

0-20mA 

?/p>

 

0-24mA 

 

输出电压

:0-5V 

?/p>

 

0-10V 

?/p>

 

±

5V 

?/p>

 

±

10V 

,可以通过设置寄存器超出量?/p>

10%

的范?/p>

. 

 

同步电压和电流输?/p>

 

可靠特?/p>

 

 

CRC

校验

 

 

看门?/p>

 

 

过热告警

 

 

开路告警,适中电流限制

 

其它

 

 

加电复位功能,以确保在一个已知状态中加电

(

IOUT 

?/p>

VOUT 

被禁用,并且处于高阻?/p>

(Hi-Z) 

状?/p>

) 

 

CLR 

?/p>

CLR-SEL 

引脚可将输出设定?/p>

0 

 

增益寄存器可被设定为对器件进行数字校?/p>

 

 

输出转换率也由寄存器设定

 

 

芯片管脚功能

 

1 AVSS 

在双电源供电,模拟电源负极。连接到

GND

做单电源供电

 

2 DVDD 

数字电源?/p>

DVDD-EN

悬空?/p>

DVDD

输出

+4.6V

?/p>

DVDD-EN

接地?/p>

DVDD

连接外部

+5V

电源

 

3 /ALARM 

报警引脚。开漏输出。外?/p>

10K

上拉电阻。当检测到报警状?/p>

(

超温断路,超时等?/p>

)

该引脚警报拉?/p>

(

主动

) 

4 GND  

5 CLR-SEL 

选用上电复位清除

VOUT

状?/p>

 

6 CLR 

清除输入。此引脚高电平时进入

CLEAR

状态,?/p>

VOUT=0 

7 

LATCH 

DAC

寄存器的输入锁存。输入移位寄存器在此脚的上升沿将数据加载到数据寄存器和控制寄存器以更?/p>

DAC

的输出。此脚在

SCLK

的第

24

个时钟之

前置低,之后置高更新输出,此脚功能类似于片?/p>

 

8 SCLK 

串行时钟输入。速率可高?/p>

30MHz 

9 DIN 

串行数据输入。数据在串行时钟输入的每个上升沿被计时至

24

位输入移位寄存器

 

10 SDO 

串行数据输出。数据在

SCLK

的上升沿有效

 

11 GND  

12 GND  

13 ISET-R 

外部精密电阻连接引脚

(15K)

。看到这个数据表操作部分的理?/p>

 

14 REFOUT 

内部参考输出。连接至

REFIN

时使用内部参?/p>

 

15 REFIN 

参考输?/p>

 

16 

DVDD-EN 

内部电源使能。此引脚连接?/p>

GND

禁用内部供应,或离开这个引脚无关,使内部供应。该引脚时连接到

GND

,外部电源必须连接到?/p>

DVDD

引脚

 

17 

CMP 

外部补偿电容连接销

(

可?/p>

)

。另外的外部电容?/p>

(

连接?/p>

VOUT

和这个引?/p>

)

提高了稳定性与高电容负载在

VOUT

引脚通过降低输出放大器的带宽,从

而增加沉降时间?/p>

 

18 HART-IN HART

调制输入引脚

 

19 IOUT 

电流输出引脚

 

20 BOOST 

提高销。外部晶体管连接

(

可?/p>

)

?/p>

 

21 VOUT 

电压输出引脚

 

22 +VSENSE 

为正电压输出负载连接针感

 

23 -VSENSE 

对于负电压输出负载连接针?/p>

  



ļ׺.doc޸Ϊ.docĶ

  • DAC8760ȫϺSTM32Դ
  • Դʦԡ֪ʶصҪ
  • ΣջѧƷȫԺ591ţ
  • ͼϰ
  • лѧƶר⸴ϰ
  • ƾѵ̵̳42ʾ·
  • What Is Civil Engineering5
  • ӦùְҵѧԺӦùְҵѧԺɫרҵ-ӦùְҵѧԺ¼
  • 2020жййŮĵġѡѡ
  • ΣջѧƷȫԺ591ţ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)