?/p>
?/p>
:本文设计实现了一?/p>
8
通道
12
位逐次逼近?/p>
ADC
。转换器内部集成了多路复用器、并
/
串转
换寄存器和复合型
DAC
?/p>
实现了数字位的串行输出?/p>
整体电路采用
HSPICE
进行仿真?/p>
转换速率?/p>
133ksps
?/p>
转换时间?/p>
7.5ms
。通过低功耗设计,工作电流降低?/p>
2.8mA
。芯片基?/p>
0.6mm BiCMOS
工艺完成版图
设计,版图面积为
2.5×
2.2mm2
?/p>
关键?/p>
:逐次逼近
ADC
;复合结?/p>
DAC
;低功耗;
BiCMOS
引言
ADC
是模拟系统与数字系统接口的关键部件,长期以来一直被广泛应用于通信、军事及消费电子等领域?/p>
随着计算机和通信产业的迅猛发展,
ADC
在便携式设备上的应用发展迅速,正逐步向高速、高精度和低?/p>
耗的方向发展?/p>
目前市场上占统治地位?/p>
ADC
的类型主要包括:逐次逼近?/p>
(SAR)
?/p>
S-
菩汀⒘魉
?/p>
咝汀
?/p>
-
菩涂梢允迪趾?/p>
叩姆直媛?/p>
?/p>
?/p>
?/p>
咝涂梢员Vず芨叩牟裳
?/p>
俾剩
?/p>
饬街痔逑到峁苟际俏
?/p>
?/p>
?/p>
隳持痔囟ㄐ枨蟮淖菹蚴谐?/p>
?/p>
?/p>
频摹
AR ADC
是采样速率低于
5MSPS
的中高分辨率应用的常见结构,由于其实质上采用的是二进制搜
索算法,内部电路可以运行在几
MHz
,采样速率主要由逐次逼近算法确定?/p>
本文基于上华
0.6mm BiCMOS
工艺设计了一?/p>
8
通道
12
位串行输?/p>
ADC
,转换核心电路采用逐次逼近
型结构,并在总结改进传统结构的基础上,采用了电压定标和电荷定标的复合式
DAC
结构。这?/p>
? 4 3?/p>
的分段式复合结构不但避免了大电容引入的匹配性问题,而且由于引入了电阻,减小了电路本身的线性误
差。比较器的实现采用多级级联的放大器结构,降低了设计复杂度。最后基?/p>
CSMC 0.6mm BiCMOS
?/p>
艺实现了整体版图设计?/p>
系统结构
SAR ADC
电路结构主要包含五个部分:采样保持电路、比较器?/p>
DAC
、逐次逼近寄存器和逻辑控制单元?/p>
转换中的逐次逼近是按对分原理,由控制逻辑电路完成的。其工作过程如下:启动后,控制逻辑电路首先
把逐次逼近寄存器的最高位?/p>
1
?/p>
其它位置
0
?/p>
将其存储到逐次逼近寄存器,
然后经数模转换后得到一个电
压?/p>
(
大小约为满量程输出的一?/p>
)
。这个电压值在比较器中与输入信号进行比较,比较器的输出反馈?/p>
DAC
,并在下一次比较前对其进行修正。即输入信号的抽样值与
DAC
的初始输出值相减,余差被比较器
量化,量化值再来指导控制逻辑是增加还是减?/p>
DAC
的输出;然后,再次从输入抽样值中减去这个新的
DAC
输出值。不断重复这个过程,直至完成最后一位数字的实现。由此可见,这种数据的转变始终处于?/p>
辑控制电路的时钟驱动之下?/p>
逐次逼近寄存器不断进行比较和移位操作?/p>
直到完成最低有效位
(LSB)
的转换?/p>
这时逐次逼近寄存器的各位值均已确定,转换操作完成?/p>