新建
上传
首页
助手
最?/div>
资料?/div>
工具

实验四:

8

位加法器设计实验

 

1.

实验目的?/p>

熟悉利用

quartus

原理图输入方法设计简单组

合电路,掌握层次化设计方法?/p>

 

2.

实验原理:一个八位加法器可以由八个全加器构成,加?/p>

器间的进位可以串行方式实现,即将低位加法器的进位输出

cout

与相邻的高位加法器的最低进位输入信?/p>

cin

相接?/p>

 

3.

实验任务:完成半加器,全加器,八位加法器设计,使?/p>

例化语句?/p>

并将其设计成一个原件符号入库,

做好程序设计?/p>

编译,程序仿真?/p>

 

1

)编译成功的半加器程序:

 

module h_adder(a,b,so,co); 

input a,b; 

output so,co; 

assign so=a^b; 

assign co=a&b; 

 

endmodule 

2

)编译成功的全加器程序:

 

module f_adder(ain,bin,cin,cout,sum); 

 

output cout,sum;input ain,bin,cin; 

 

wire net1,net2,net3; 

 

h_adder u1(ain,bin,net1,net2); 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

实验四:

8

位加法器设计实验

 

1.

实验目的?/p>

熟悉利用

quartus

原理图输入方法设计简单组

合电路,掌握层次化设计方法?/p>

 

2.

实验原理:一个八位加法器可以由八个全加器构成,加?/p>

器间的进位可以串行方式实现,即将低位加法器的进位输出

cout

与相邻的高位加法器的最低进位输入信?/p>

cin

相接?/p>

 

3.

实验任务:完成半加器,全加器,八位加法器设计,使?/p>

例化语句?/p>

并将其设计成一个原件符号入库,

做好程序设计?/p>

编译,程序仿真?/p>

 

1

)编译成功的半加器程序:

 

module h_adder(a,b,so,co); 

input a,b; 

output so,co; 

assign so=a^b; 

assign co=a&b; 

 

endmodule 

2

)编译成功的全加器程序:

 

module f_adder(ain,bin,cin,cout,sum); 

 

output cout,sum;input ain,bin,cin; 

 

wire net1,net2,net3; 

 

h_adder u1(ain,bin,net1,net2); 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

实验四:

8

位加法器设计实验

 

1.

实验目的?/p>

熟悉利用

quartus

原理图输入方法设计简单组

合电路,掌握层次化设计方法?/p>

 

2.

实验原理:一个八位加法器可以由八个全加器构成,加?/p>

器间的进位可以串行方式实现,即将低位加法器的进位输出

cout

与相邻的高位加法器的最低进位输入信?/p>

cin

相接?/p>

 

3.

实验任务:完成半加器,全加器,八位加法器设计,使?/p>

例化语句?/p>

并将其设计成一个原件符号入库,

做好程序设计?/p>

编译,程序仿真?/p>

 

1

)编译成功的半加器程序:

 

module h_adder(a,b,so,co); 

input a,b; 

output so,co; 

assign so=a^b; 

assign co=a&b; 

 

endmodule 

2

)编译成功的全加器程序:

 

module f_adder(ain,bin,cin,cout,sum); 

 

output cout,sum;input ain,bin,cin; 

 

wire net1,net2,net3; 

 

h_adder u1(ain,bin,net1,net2); 

Ͼλ">
Ͼλ
Ŀ

八位加法器设计实验报?- 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

实验四:

8

位加法器设计实验

 

1.

实验目的?/p>

熟悉利用

quartus

原理图输入方法设计简单组

合电路,掌握层次化设计方法?/p>

 

2.

实验原理:一个八位加法器可以由八个全加器构成,加?/p>

器间的进位可以串行方式实现,即将低位加法器的进位输出

cout

与相邻的高位加法器的最低进位输入信?/p>

cin

相接?/p>

 

3.

实验任务:完成半加器,全加器,八位加法器设计,使?/p>

例化语句?/p>

并将其设计成一个原件符号入库,

做好程序设计?/p>

编译,程序仿真?/p>

 

1

)编译成功的半加器程序:

 

module h_adder(a,b,so,co); 

input a,b; 

output so,co; 

assign so=a^b; 

assign co=a&b; 

 

endmodule 

2

)编译成功的全加器程序:

 

module f_adder(ain,bin,cin,cout,sum); 

 

output cout,sum;input ain,bin,cin; 

 

wire net1,net2,net3; 

 

h_adder u1(ain,bin,net1,net2); 



ļ׺.doc޸Ϊ.docĶ

  • пġСʯ̶ǡϰ
  • Ա֯ƶʵʩϸ()
  • Сѧ꼶ϲֽ̰̰(ȫ)
  • 칫Զѧ
  • ȫͨרҵԱְҵˮƽͨרҵۺ()
  • ˼ѧԭҵ211
  • ֵݱ()
  • ƻ滮(2006-2020)
  • ƻ滮(2006-2020)
  • ѧϰ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)