新建
上传
首页
助手
最?/div>
资料?/div>
工具

  

西华大学实验报告(理工类?/p>

 

 

开课学院及实验室:

 

电气与电子信息信息学?/p>

           

实验时间

 

?/p>

    

?/p>

   

?/p>

   

?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

  

?/p>

 

 

?/p>

       

?/p>

 

 

学生所在学?/p>

 

电气与电子信息学?/p>

 

年级

/

专业

/

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

EDA

技?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

106001589 

实验项目名称

 

实验一?/p>

Quartus 

II

软件使用初步与简单组

合电路的设计

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

林竞?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

一、实验目?/p>

 

1

.熟?/p>

Quartus II

软件的使用;

 

2. 

掌握用原理图输入法和硬件描述语言?/p>

Verilog HDL

)两种方法来设计逻辑电路?/p>

 

3. 

对设计电路作硬件验证?/p>

  

 

二、实验原?/p>

 

1.

用原理图输入法来设计一个半加器电路

 

参照?/p>

1-1(P57)

来完成一个半加器电路的设计,其中

a

?/p>

b 

为一位的加数与被加数信号?/p>

he

?/p>

jw

分别?/p>

和与进位信号。存盘仿真后,观察仿真波形,并用硬件验证电路的功能?/p>

 

 

?/p>

1-1 

 

半加器电路原理图

 

 

2.

 

Quartus II

软件目前版本已达?/p>

10.0

以上,但对于初学者来说采?/p>

6.0

?/p>

7.1

版本最为适合?/p>

6.0

?/p>

7.1

?/p>

本相比更稳定,因此本实验采用

Quartus II 6.0

,?/p>

7.1

版本界面?/p>

6.0

非常相似,学?/p>

6.0

版本的使用也

就学会了

7.1

版本的使用?/p>

 

3. Quartus II

软件设计电路流程?/p>

 

?/p>

1

)新建一个工程:

 

每设计一个电路就必须新建一个工?/p>

!

所有的设计文件都装在工程目录中,并由软件管

理?/p>

 

?/p>

2

)设计输入:

 

?/p>

 

 

 

 

 

 

?/p>

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

  

西华大学实验报告(理工类?/p>

 

 

开课学院及实验室:

 

电气与电子信息信息学?/p>

           

实验时间

 

?/p>

    

?/p>

   

?/p>

   

?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

  

?/p>

 

 

?/p>

       

?/p>

 

 

学生所在学?/p>

 

电气与电子信息学?/p>

 

年级

/

专业

/

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

EDA

技?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

106001589 

实验项目名称

 

实验一?/p>

Quartus 

II

软件使用初步与简单组

合电路的设计

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

林竞?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

一、实验目?/p>

 

1

.熟?/p>

Quartus II

软件的使用;

 

2. 

掌握用原理图输入法和硬件描述语言?/p>

Verilog HDL

)两种方法来设计逻辑电路?/p>

 

3. 

对设计电路作硬件验证?/p>

  

 

二、实验原?/p>

 

1.

用原理图输入法来设计一个半加器电路

 

参照?/p>

1-1(P57)

来完成一个半加器电路的设计,其中

a

?/p>

b 

为一位的加数与被加数信号?/p>

he

?/p>

jw

分别?/p>

和与进位信号。存盘仿真后,观察仿真波形,并用硬件验证电路的功能?/p>

 

 

?/p>

1-1 

 

半加器电路原理图

 

 

2.

 

Quartus II

软件目前版本已达?/p>

10.0

以上,但对于初学者来说采?/p>

6.0

?/p>

7.1

版本最为适合?/p>

6.0

?/p>

7.1

?/p>

本相比更稳定,因此本实验采用

Quartus II 6.0

,?/p>

7.1

版本界面?/p>

6.0

非常相似,学?/p>

6.0

版本的使用也

就学会了

7.1

版本的使用?/p>

 

3. Quartus II

软件设计电路流程?/p>

 

?/p>

1

)新建一个工程:

 

每设计一个电路就必须新建一个工?/p>

!

所有的设计文件都装在工程目录中,并由软件管

理?/p>

 

?/p>

2

)设计输入:

 

?/p>

 

 

 

 

 

 

?/p>

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

  

西华大学实验报告(理工类?/p>

 

 

开课学院及实验室:

 

电气与电子信息信息学?/p>

           

实验时间

 

?/p>

    

?/p>

   

?/p>

   

?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

  

?/p>

 

 

?/p>

       

?/p>

 

 

学生所在学?/p>

 

电气与电子信息学?/p>

 

年级

/

专业

/

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

EDA

技?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

106001589 

实验项目名称

 

实验一?/p>

Quartus 

II

软件使用初步与简单组

合电路的设计

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

林竞?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

一、实验目?/p>

 

1

.熟?/p>

Quartus II

软件的使用;

 

2. 

掌握用原理图输入法和硬件描述语言?/p>

Verilog HDL

)两种方法来设计逻辑电路?/p>

 

3. 

对设计电路作硬件验证?/p>

  

 

二、实验原?/p>

 

1.

用原理图输入法来设计一个半加器电路

 

参照?/p>

1-1(P57)

来完成一个半加器电路的设计,其中

a

?/p>

b 

为一位的加数与被加数信号?/p>

he

?/p>

jw

分别?/p>

和与进位信号。存盘仿真后,观察仿真波形,并用硬件验证电路的功能?/p>

 

 

?/p>

1-1 

 

半加器电路原理图

 

 

2.

 

Quartus II

软件目前版本已达?/p>

10.0

以上,但对于初学者来说采?/p>

6.0

?/p>

7.1

版本最为适合?/p>

6.0

?/p>

7.1

?/p>

本相比更稳定,因此本实验采用

Quartus II 6.0

,?/p>

7.1

版本界面?/p>

6.0

非常相似,学?/p>

6.0

版本的使用也

就学会了

7.1

版本的使用?/p>

 

3. Quartus II

软件设计电路流程?/p>

 

?/p>

1

)新建一个工程:

 

每设计一个电路就必须新建一个工?/p>

!

所有的设计文件都装在工程目录中,并由软件管

理?/p>

 

?/p>

2

)设计输入:

 

?/p>

 

 

 

 

 

 

?/p>

 

Ͼλ">
Ͼλ
Ŀ

EDA实验报告DOC - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

  

西华大学实验报告(理工类?/p>

 

 

开课学院及实验室:

 

电气与电子信息信息学?/p>

           

实验时间

 

?/p>

    

?/p>

   

?/p>

   

?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

  

?/p>

 

 

?/p>

       

?/p>

 

 

学生所在学?/p>

 

电气与电子信息学?/p>

 

年级

/

专业

/

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

EDA

技?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

106001589 

实验项目名称

 

实验一?/p>

Quartus 

II

软件使用初步与简单组

合电路的设计

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

林竞?/p>

 

?/p>

 

?/p>

 

?/p>

 

?/p>

 

 

一、实验目?/p>

 

1

.熟?/p>

Quartus II

软件的使用;

 

2. 

掌握用原理图输入法和硬件描述语言?/p>

Verilog HDL

)两种方法来设计逻辑电路?/p>

 

3. 

对设计电路作硬件验证?/p>

  

 

二、实验原?/p>

 

1.

用原理图输入法来设计一个半加器电路

 

参照?/p>

1-1(P57)

来完成一个半加器电路的设计,其中

a

?/p>

b 

为一位的加数与被加数信号?/p>

he

?/p>

jw

分别?/p>

和与进位信号。存盘仿真后,观察仿真波形,并用硬件验证电路的功能?/p>

 

 

?/p>

1-1 

 

半加器电路原理图

 

 

2.

 

Quartus II

软件目前版本已达?/p>

10.0

以上,但对于初学者来说采?/p>

6.0

?/p>

7.1

版本最为适合?/p>

6.0

?/p>

7.1

?/p>

本相比更稳定,因此本实验采用

Quartus II 6.0

,?/p>

7.1

版本界面?/p>

6.0

非常相似,学?/p>

6.0

版本的使用也

就学会了

7.1

版本的使用?/p>

 

3. Quartus II

软件设计电路流程?/p>

 

?/p>

1

)新建一个工程:

 

每设计一个电路就必须新建一个工?/p>

!

所有的设计文件都装在工程目录中,并由软件管

理?/p>

 

?/p>

2

)设计输入:

 

?/p>

 

 

 

 

 

 

?/p>

 



ļ׺.doc޸Ϊ.docĶ

  • ߵȴҵ ڶʽ
  • о-2019-2025йɼ״оչԤⱨ棨Ŀ¼
  • 2018-2024й羳ҵг״о(Ŀ¼)
  • 2018߿һָϰ 9 ų 1 ųųԵÿ
  • ijIJ״
  • 繤ʵϰ(555LEDƵ·ֺ)
  • ֧׺Էμ˵Ļ ̰
  • ΢ԭ
  • [Ļ]20172018ѧȵڶѧڸ߶뽡ѧƻ
  • 㹤ҵżܽṹƸϰϰ 2

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)