新建
上传
首页
助手
最?/div>
资料?/div>
工具

. 

. 

 

 

 

专科《硬件描述语言和数字系统设计?/p>

 

 

一?/p>

 

(共

36

?/p>

,

?/p>

150

分)

 

1. reg

类型的数组通常用于描述存储器,

reg [15: 0] MEM [0:1023];

定义存储器字

的位数为

 

?/p>

2

分)

 

A.1024          B.16            C.16384         D.1040           

.

标准答案?/p>

B 

 

2. 

下列关于同步有限状态机的描述错误的是(

 

?/p>

 

?/p>

2

分)

 

A.

状态变化只能发生在同一个时钟跳变沿?/p>

 

B.

状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状

态?/p>

 

C.

在时钟上升沿,根据输入信号的变化,确定电路状?/p>

 

D.

利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统

 

.

标准答案?/p>

B 

 

3. 

关于如下描述,正确的说法?/p>

( ) 

 

?/p>

2

分)

 

A.

这种描述是错误的

 

B.

该电路不可综?/p>

 

C.

该电路不可综合,但生成的不是纯组合逻辑

 

D.

以上说法都不?/p>

 

.

标准答案?/p>

D 

 

4. 

下列关于流水线的描述错误的是

( ) 

?/p>

2

分)

 

A.

流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存

器,并暂存中间数据的方法?/p>

 

B.

设计流水线目的是提高数据吞吐?/p>

 

C.

流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,从而可以提

高时钟频?/p>

 

D.

增加流水线长度可以节省更多延迟,

 

流水线越长,首次延迟越大,系统频率就

会降低?/p>

 

.

标准答案?/p>

D 

 

5. 

以下关于

Top-Down

的设计方法不正确的描述是

( ) 

?/p>

2

分)

 

A.Top-Down

的设计方法首先从系统设计入手?/p>

 

B.Top-Down

设计中的系统总体仿真与所选工艺有?/p>

 

C.Top-Down

的设计方法从顶层进行功能划分和结构设?/p>

 

D.

自顶向下的设计方法可以早期发现结构上的错?/p>

 

.

标准答案?/p>

B 

 

6. 

?/p>

verilog

中,下列哪些操作一定是?/p>

bit

?(

 

?/p>

 

?/p>

2

分)

 

A.==            B.^             C.>             D.&&             

.

标准答案?/p>

A,B,C,D 

 

7. 

下面哪些?/p>

verilog

的关键字()

 

?/p>

2

分)

 

A.input         B.assign        C.write         D.module         

.

标准答案?/p>

A,B,D 

 

8. 

全球主要?/p>

FPGA

厂家有(

 

?/p>

 

?/p>

2

分)

 

A.Xilinx        B.Altera        C.Broadcom      D.Lattice        

.

标准答案?/p>

A,B,D 

 

9. 

大规模数字逻辑设计原则,正确的说法有(?/p>

 

?/p>

2

分)

 

A.

异步设计原则

                B.

组合时序电路分开原则

         

C.

面向

RTL

的原?/p>

               D.

先电路后代码的原?/p>

           

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

. 

. 

 

 

 

专科《硬件描述语言和数字系统设计?/p>

 

 

一?/p>

 

(共

36

?/p>

,

?/p>

150

分)

 

1. reg

类型的数组通常用于描述存储器,

reg [15: 0] MEM [0:1023];

定义存储器字

的位数为

 

?/p>

2

分)

 

A.1024          B.16            C.16384         D.1040           

.

标准答案?/p>

B 

 

2. 

下列关于同步有限状态机的描述错误的是(

 

?/p>

 

?/p>

2

分)

 

A.

状态变化只能发生在同一个时钟跳变沿?/p>

 

B.

状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状

态?/p>

 

C.

在时钟上升沿,根据输入信号的变化,确定电路状?/p>

 

D.

利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统

 

.

标准答案?/p>

B 

 

3. 

关于如下描述,正确的说法?/p>

( ) 

 

?/p>

2

分)

 

A.

这种描述是错误的

 

B.

该电路不可综?/p>

 

C.

该电路不可综合,但生成的不是纯组合逻辑

 

D.

以上说法都不?/p>

 

.

标准答案?/p>

D 

 

4. 

下列关于流水线的描述错误的是

( ) 

?/p>

2

分)

 

A.

流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存

器,并暂存中间数据的方法?/p>

 

B.

设计流水线目的是提高数据吞吐?/p>

 

C.

流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,从而可以提

高时钟频?/p>

 

D.

增加流水线长度可以节省更多延迟,

 

流水线越长,首次延迟越大,系统频率就

会降低?/p>

 

.

标准答案?/p>

D 

 

5. 

以下关于

Top-Down

的设计方法不正确的描述是

( ) 

?/p>

2

分)

 

A.Top-Down

的设计方法首先从系统设计入手?/p>

 

B.Top-Down

设计中的系统总体仿真与所选工艺有?/p>

 

C.Top-Down

的设计方法从顶层进行功能划分和结构设?/p>

 

D.

自顶向下的设计方法可以早期发现结构上的错?/p>

 

.

标准答案?/p>

B 

 

6. 

?/p>

verilog

中,下列哪些操作一定是?/p>

bit

?(

 

?/p>

 

?/p>

2

分)

 

A.==            B.^             C.>             D.&&             

.

标准答案?/p>

A,B,C,D 

 

7. 

下面哪些?/p>

verilog

的关键字()

 

?/p>

2

分)

 

A.input         B.assign        C.write         D.module         

.

标准答案?/p>

A,B,D 

 

8. 

全球主要?/p>

FPGA

厂家有(

 

?/p>

 

?/p>

2

分)

 

A.Xilinx        B.Altera        C.Broadcom      D.Lattice        

.

标准答案?/p>

A,B,D 

 

9. 

大规模数字逻辑设计原则,正确的说法有(?/p>

 

?/p>

2

分)

 

A.

异步设计原则

                B.

组合时序电路分开原则

         

C.

面向

RTL

的原?/p>

               D.

先电路后代码的原?/p>

           

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

. 

. 

 

 

 

专科《硬件描述语言和数字系统设计?/p>

 

 

一?/p>

 

(共

36

?/p>

,

?/p>

150

分)

 

1. reg

类型的数组通常用于描述存储器,

reg [15: 0] MEM [0:1023];

定义存储器字

的位数为

 

?/p>

2

分)

 

A.1024          B.16            C.16384         D.1040           

.

标准答案?/p>

B 

 

2. 

下列关于同步有限状态机的描述错误的是(

 

?/p>

 

?/p>

2

分)

 

A.

状态变化只能发生在同一个时钟跳变沿?/p>

 

B.

状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状

态?/p>

 

C.

在时钟上升沿,根据输入信号的变化,确定电路状?/p>

 

D.

利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统

 

.

标准答案?/p>

B 

 

3. 

关于如下描述,正确的说法?/p>

( ) 

 

?/p>

2

分)

 

A.

这种描述是错误的

 

B.

该电路不可综?/p>

 

C.

该电路不可综合,但生成的不是纯组合逻辑

 

D.

以上说法都不?/p>

 

.

标准答案?/p>

D 

 

4. 

下列关于流水线的描述错误的是

( ) 

?/p>

2

分)

 

A.

流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存

器,并暂存中间数据的方法?/p>

 

B.

设计流水线目的是提高数据吞吐?/p>

 

C.

流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,从而可以提

高时钟频?/p>

 

D.

增加流水线长度可以节省更多延迟,

 

流水线越长,首次延迟越大,系统频率就

会降低?/p>

 

.

标准答案?/p>

D 

 

5. 

以下关于

Top-Down

的设计方法不正确的描述是

( ) 

?/p>

2

分)

 

A.Top-Down

的设计方法首先从系统设计入手?/p>

 

B.Top-Down

设计中的系统总体仿真与所选工艺有?/p>

 

C.Top-Down

的设计方法从顶层进行功能划分和结构设?/p>

 

D.

自顶向下的设计方法可以早期发现结构上的错?/p>

 

.

标准答案?/p>

B 

 

6. 

?/p>

verilog

中,下列哪些操作一定是?/p>

bit

?(

 

?/p>

 

?/p>

2

分)

 

A.==            B.^             C.>             D.&&             

.

标准答案?/p>

A,B,C,D 

 

7. 

下面哪些?/p>

verilog

的关键字()

 

?/p>

2

分)

 

A.input         B.assign        C.write         D.module         

.

标准答案?/p>

A,B,D 

 

8. 

全球主要?/p>

FPGA

厂家有(

 

?/p>

 

?/p>

2

分)

 

A.Xilinx        B.Altera        C.Broadcom      D.Lattice        

.

标准答案?/p>

A,B,D 

 

9. 

大规模数字逻辑设计原则,正确的说法有(?/p>

 

?/p>

2

分)

 

A.

异步设计原则

                B.

组合时序电路分开原则

         

C.

面向

RTL

的原?/p>

               D.

先电路后代码的原?/p>

           

Ͼλ">
Ͼλ
Ŀ

专科《硬件描述语言和数字系统设计》_试卷_答案 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

. 

. 

 

 

 

专科《硬件描述语言和数字系统设计?/p>

 

 

一?/p>

 

(共

36

?/p>

,

?/p>

150

分)

 

1. reg

类型的数组通常用于描述存储器,

reg [15: 0] MEM [0:1023];

定义存储器字

的位数为

 

?/p>

2

分)

 

A.1024          B.16            C.16384         D.1040           

.

标准答案?/p>

B 

 

2. 

下列关于同步有限状态机的描述错误的是(

 

?/p>

 

?/p>

2

分)

 

A.

状态变化只能发生在同一个时钟跳变沿?/p>

 

B.

状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状

态?/p>

 

C.

在时钟上升沿,根据输入信号的变化,确定电路状?/p>

 

D.

利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统

 

.

标准答案?/p>

B 

 

3. 

关于如下描述,正确的说法?/p>

( ) 

 

?/p>

2

分)

 

A.

这种描述是错误的

 

B.

该电路不可综?/p>

 

C.

该电路不可综合,但生成的不是纯组合逻辑

 

D.

以上说法都不?/p>

 

.

标准答案?/p>

D 

 

4. 

下列关于流水线的描述错误的是

( ) 

?/p>

2

分)

 

A.

流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存

器,并暂存中间数据的方法?/p>

 

B.

设计流水线目的是提高数据吞吐?/p>

 

C.

流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,从而可以提

高时钟频?/p>

 

D.

增加流水线长度可以节省更多延迟,

 

流水线越长,首次延迟越大,系统频率就

会降低?/p>

 

.

标准答案?/p>

D 

 

5. 

以下关于

Top-Down

的设计方法不正确的描述是

( ) 

?/p>

2

分)

 

A.Top-Down

的设计方法首先从系统设计入手?/p>

 

B.Top-Down

设计中的系统总体仿真与所选工艺有?/p>

 

C.Top-Down

的设计方法从顶层进行功能划分和结构设?/p>

 

D.

自顶向下的设计方法可以早期发现结构上的错?/p>

 

.

标准答案?/p>

B 

 

6. 

?/p>

verilog

中,下列哪些操作一定是?/p>

bit

?(

 

?/p>

 

?/p>

2

分)

 

A.==            B.^             C.>             D.&&             

.

标准答案?/p>

A,B,C,D 

 

7. 

下面哪些?/p>

verilog

的关键字()

 

?/p>

2

分)

 

A.input         B.assign        C.write         D.module         

.

标准答案?/p>

A,B,D 

 

8. 

全球主要?/p>

FPGA

厂家有(

 

?/p>

 

?/p>

2

分)

 

A.Xilinx        B.Altera        C.Broadcom      D.Lattice        

.

标准答案?/p>

A,B,D 

 

9. 

大规模数字逻辑设计原则,正确的说法有(?/p>

 

?/p>

2

分)

 

A.

异步设计原则

                B.

组合时序电路分开原则

         

C.

面向

RTL

的原?/p>

               D.

先电路后代码的原?/p>

           



ļ׺.doc޸Ϊ.docĶ

  • 2020߿ѧ()ָϰģ 5 Word溬
  • ֹ˾2018ܽ
  • йעʦ׼1323š(2010޶)
  • dz̸ϣ񻰼Ӱ
  • ˽̰޶ еغ㶨ɵԪϰ()
  • Ͽѧ ϰ
  • 2016-2022йʳгȵ鼰ʮӯǰԤⱨ
  • 2016-2022йʳгȵ鼰ʮӯǰԤⱨ
  • 2016-2022йʳгȵ鼰ʮӯǰԤⱨ
  • άͶ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)