新建
上传
首页
助手
最?/div>
资料?/div>
工具

1 

/ 

4 

EDA

实验报告?/p>

 

           

姓名

  xxx  

学号

   xxxxxxx  

实验时间

  

?

?

?/p>

?/p>

 

 

 

 

 

 

 

3-8

译码器的设计

 

 

?/p>

?

?/p>

?/p>

 

 

1

?/p>

通过一个简单的

3

?/p>

8

译码器的设计?/p>

让学生掌握组合逻辑电路的设计方法?/p>

 

2

、初步掌?/p>

VHDL

语言的常用语句?/p>

 

3

、掌?/p>

VHDL

语言的基本语句及文本输入?/p>

EDA

设计方法?/p>

 

 

?/p>

?/p>

?/p>

?/p>

 

 

设计一?/p>

3

?/p>

8

译码器使其满足如下真值表?/p>

 

 

3-8

译码器真值表

 

选通输?/p>

 

二进?/p>

 

输入

 

译码输出

 

S0 

S1 

S2 

A 

B 

C 

Y0 

Y1 

Y2 

Y3 

Y4 

Y5 

Y6 

Y7 

X 

1 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

X 

X 

1 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

0 

X 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

0 

0 

1 

0 

0 

1 

1 

1 

1 

0 

1 

1 

1 

1 

0 

0 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

 

1.

采用原理图输入法利用门电路进行设计并实现仿真、下载?/p>

 

 

2.

利用

VHDL

语言输入进行设计并进行仿真?/p>

 

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1 

/ 

4 

EDA

实验报告?/p>

 

           

姓名

  xxx  

学号

   xxxxxxx  

实验时间

  

?

?

?/p>

?/p>

 

 

 

 

 

 

 

3-8

译码器的设计

 

 

?/p>

?

?/p>

?/p>

 

 

1

?/p>

通过一个简单的

3

?/p>

8

译码器的设计?/p>

让学生掌握组合逻辑电路的设计方法?/p>

 

2

、初步掌?/p>

VHDL

语言的常用语句?/p>

 

3

、掌?/p>

VHDL

语言的基本语句及文本输入?/p>

EDA

设计方法?/p>

 

 

?/p>

?/p>

?/p>

?/p>

 

 

设计一?/p>

3

?/p>

8

译码器使其满足如下真值表?/p>

 

 

3-8

译码器真值表

 

选通输?/p>

 

二进?/p>

 

输入

 

译码输出

 

S0 

S1 

S2 

A 

B 

C 

Y0 

Y1 

Y2 

Y3 

Y4 

Y5 

Y6 

Y7 

X 

1 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

X 

X 

1 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

0 

X 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

0 

0 

1 

0 

0 

1 

1 

1 

1 

0 

1 

1 

1 

1 

0 

0 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

 

1.

采用原理图输入法利用门电路进行设计并实现仿真、下载?/p>

 

 

2.

利用

VHDL

语言输入进行设计并进行仿真?/p>

 

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1 

/ 

4 

EDA

实验报告?/p>

 

           

姓名

  xxx  

学号

   xxxxxxx  

实验时间

  

?

?

?/p>

?/p>

 

 

 

 

 

 

 

3-8

译码器的设计

 

 

?/p>

?

?/p>

?/p>

 

 

1

?/p>

通过一个简单的

3

?/p>

8

译码器的设计?/p>

让学生掌握组合逻辑电路的设计方法?/p>

 

2

、初步掌?/p>

VHDL

语言的常用语句?/p>

 

3

、掌?/p>

VHDL

语言的基本语句及文本输入?/p>

EDA

设计方法?/p>

 

 

?/p>

?/p>

?/p>

?/p>

 

 

设计一?/p>

3

?/p>

8

译码器使其满足如下真值表?/p>

 

 

3-8

译码器真值表

 

选通输?/p>

 

二进?/p>

 

输入

 

译码输出

 

S0 

S1 

S2 

A 

B 

C 

Y0 

Y1 

Y2 

Y3 

Y4 

Y5 

Y6 

Y7 

X 

1 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

X 

X 

1 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

0 

X 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

0 

0 

1 

0 

0 

1 

1 

1 

1 

0 

1 

1 

1 

1 

0 

0 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

 

1.

采用原理图输入法利用门电路进行设计并实现仿真、下载?/p>

 

 

2.

利用

VHDL

语言输入进行设计并进行仿真?/p>

 

 

Ͼλ">
Ͼλ
Ŀ

3-8译码器的设计实验报告 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1 

/ 

4 

EDA

实验报告?/p>

 

           

姓名

  xxx  

学号

   xxxxxxx  

实验时间

  

?

?

?/p>

?/p>

 

 

 

 

 

 

 

3-8

译码器的设计

 

 

?/p>

?

?/p>

?/p>

 

 

1

?/p>

通过一个简单的

3

?/p>

8

译码器的设计?/p>

让学生掌握组合逻辑电路的设计方法?/p>

 

2

、初步掌?/p>

VHDL

语言的常用语句?/p>

 

3

、掌?/p>

VHDL

语言的基本语句及文本输入?/p>

EDA

设计方法?/p>

 

 

?/p>

?/p>

?/p>

?/p>

 

 

设计一?/p>

3

?/p>

8

译码器使其满足如下真值表?/p>

 

 

3-8

译码器真值表

 

选通输?/p>

 

二进?/p>

 

输入

 

译码输出

 

S0 

S1 

S2 

A 

B 

C 

Y0 

Y1 

Y2 

Y3 

Y4 

Y5 

Y6 

Y7 

X 

1 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

X 

X 

1 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

0 

X 

X 

X 

X 

X 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

0 

0 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

0 

0 

1 

0 

0 

1 

1 

1 

1 

0 

1 

1 

1 

1 

0 

0 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

0 

0 

1 

1 

0 

1 

1 

1 

1 

1 

1 

0 

1 

1 

0 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

 

1.

采用原理图输入法利用门电路进行设计并实现仿真、下载?/p>

 

 

2.

利用

VHDL

语言输入进行设计并进行仿真?/p>

 

 



ļ׺.doc޸Ϊ.docĶ

  • 躷ܱУ༭
  • κϰ
  • ھŽСʿ⼰
  • 2018ѧ߿Ӧרѵ⺬
  • ũҵѧϰ1-3.
  • ߵȴҵ ڶʽ
  • ȫ·ˮ˹Աƽ̨̼ƶ
  • 2018-2024ʵԶҵгչԤⱨ(Ŀ¼)
  • ˼ܳͷǵϽţ
  • C++ѡ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)