新建
上传
首页
助手
最?/div>
资料?/div>
工具

1.

 

将设计的系统或电路按?/p>

EDA

开发软件要求的某种形式?

示出来。并送入计算机的过程称为

(  

A 

 )

?/p>

 

A.

计的输入

B.

设计的输?/p>

C.

仿真

D.

综合

      

2.

 

一般把

EDA 

技术发展分为(

B 

)个阶段

  

A.2    B.3    C.4      D.5          

3.

 

大规模可编程器件主要?/p>

FPGA

?/p>

CPLD

两类,下列对

CPLD

结构与工作原理的描述中,正确的是

__

C

 ___

?/p>

 

 

A. CPLD

即是现场可编程逻辑器件的英文简称;

 

 

B. CPLD

是基于查找表结构的可编程逻辑器件?/p>

 

 

C. 

早期?/p>

CPLD

是从

GAL

的结构扩展而来?/p>

 

 

D. 

?/p>

Altera

公司生产的器件中?/p>

FLEX10K 

系列?/p>

CPLD

结构?/p>

 

4.

 

综合?/p>

EDA

设计流程的关键步骤,

综合就是把抽象设计层

次中的一种表示转化成另一种表示的过程?/p>

在下面对综合

的描述中?/p>

_

_C

是错误的?/p>

 

a)

 

综合就是将电路的高级语言转化成低级的,可?

FPGA / CPLD

的基本结构相映射的网表文件;

 

b)

 

综合可理解为?/p>

将软件描述与给定的硬件结构用电路

网表文件表示的映射过程,

并且这种映射关系不是?/p>

一的;

 

c)

 

综合是纯软件的转换过程,与器件硬件结构无关;

 

d)

 

为实现系统的速度?/p>

面积?/p>

性能的要求,

需要对综合

加以约束,称为综合约束?/p>

  

5.

 

IP

核在

EDA

技术和开发中具有十分重要的地位,

IP

分软

IP

、固

IP

、硬

IP

;下列所描述?/p>

IP

核中,对于硬

IP

?/p>

正确描述?/p>

____

B_

_____

?/p>

  

a)

 

提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉

及实现该功能块的具体电路?/p>

 

b)

 

提供设计的最总产?/p>

----

掩膜?/p>

 

c)

 

以网表文件的形式提交用户,完成了综合的功能块?/p>

 

d)

 

都不是?/p>

 

6.

 

基于

EDA

软件?/p>

FPGA / CPLD

设计流程为:原理?/p>

/HDL

文本输入?/p>

___

_B

____

→综合→适配?/p>

__________

→编?/p>

下载→硬件测试?/p>

 

①功能仿?/p>

 

②时序仿?/p>

 

③逻辑综合

 

④配?/p>

 

?/p>

?/p>

脚锁?/p>

 

 

A

.③?/p>

  

B.

①②

 

 

C.

④⑤

 

 

D.

④②

 

7.

下面对利用原理图输入设计方法进行数字电路系统设计?/p>

?/p>

一种说法是不正确的

_

_B

__

?/p>

 

A.

 

原理图输入设计方法直观便捷,

但不适合完成较大?

模的电路系统设计?/p>

 

B.

 

原理图输入设计方法无法对电路进行功能描述?/p>

 

C.

 

原理图输入设计方法一般是一种自底向上的设计?

法;

 

D.

 

原理图输入设计方法也可进行层次化设计?/p>

 

8.

?/p>

VHDL

语言中,

下列对进?/p>

?/p>

PROCESS

?/p>

语句的语句结构及

语法规则的描述中,正确的?/p>

_ 

A_

_

?/p>

 

A.PROCESS

为一无限循环语句?/p>

敏感信号发生更新时启?/p>

进程,执行完成后,等待下一次进程启动?/p>

 

B.

敏感信号参数表中,应列出进程中使用的所有输入信

号;

 

C.

进程由说明部分?/p>

结构体部分?/p>

和敏感信号参数表三部

分组成;

 

D.

当前进程中声明的变量也可用于其他进程?/p>

 

9.

嵌套使用

IF

语句,其综合结果可实?/p>

_____

I_

?/p>

 

A.

带优先级且条件相与的逻辑电路?/p>

 

B.

条件相或的逻辑电路?/p>

 

C.

三态控制电路;

 

D.

双向控制电路?/p>

 

10.

电子系统设计优化,主要考虑提高资源利用率减少功?/p>

----

即面积优化,

以及提高运行速度

----

即速度优化?/p>

指出?/p>

列那种方法不属于速度优化?/p>

_

A

_________

?/p>

 

A. 

资源共享

  

 

 

B. 

流水线设?/p>

   

C.

寄存器配?/p>

 

 

 

D. 

关键路径?/p>

 

11.

在一?/p>

VHDL

设计?/p>

idata

是一个信号,数据类型?/p>

integer

,下面哪个赋值语句是不正确的

____

_D_

_

?/p>

 

A.idata <= 16#20#; 

B.idata <= 32; 

C.idata <= 16#A#E1; 

D.idata <= B#1010#; 

12.

下列

EDA

软件中,哪一不具有时序仿真功能:

__

_D_

___

?/p>

 

A.

 

Max+Plus II 

B.

 

Quartus II 

C.

 

ModelSim 

D.

 

Synplify 

13.IP

核在

EDA

技术和开发中具有十分重要的地位;提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉及实现该功能?/p>

的具体电路的

IP

核为

___

A

____

?/p>

 

A .

?/p>

IP     B.

?/p>

IP      C.

?/p>

IP        D.

都不?/p>

 

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1.

 

将设计的系统或电路按?/p>

EDA

开发软件要求的某种形式?

示出来。并送入计算机的过程称为

(  

A 

 )

?/p>

 

A.

计的输入

B.

设计的输?/p>

C.

仿真

D.

综合

      

2.

 

一般把

EDA 

技术发展分为(

B 

)个阶段

  

A.2    B.3    C.4      D.5          

3.

 

大规模可编程器件主要?/p>

FPGA

?/p>

CPLD

两类,下列对

CPLD

结构与工作原理的描述中,正确的是

__

C

 ___

?/p>

 

 

A. CPLD

即是现场可编程逻辑器件的英文简称;

 

 

B. CPLD

是基于查找表结构的可编程逻辑器件?/p>

 

 

C. 

早期?/p>

CPLD

是从

GAL

的结构扩展而来?/p>

 

 

D. 

?/p>

Altera

公司生产的器件中?/p>

FLEX10K 

系列?/p>

CPLD

结构?/p>

 

4.

 

综合?/p>

EDA

设计流程的关键步骤,

综合就是把抽象设计层

次中的一种表示转化成另一种表示的过程?/p>

在下面对综合

的描述中?/p>

_

_C

是错误的?/p>

 

a)

 

综合就是将电路的高级语言转化成低级的,可?

FPGA / CPLD

的基本结构相映射的网表文件;

 

b)

 

综合可理解为?/p>

将软件描述与给定的硬件结构用电路

网表文件表示的映射过程,

并且这种映射关系不是?/p>

一的;

 

c)

 

综合是纯软件的转换过程,与器件硬件结构无关;

 

d)

 

为实现系统的速度?/p>

面积?/p>

性能的要求,

需要对综合

加以约束,称为综合约束?/p>

  

5.

 

IP

核在

EDA

技术和开发中具有十分重要的地位,

IP

分软

IP

、固

IP

、硬

IP

;下列所描述?/p>

IP

核中,对于硬

IP

?/p>

正确描述?/p>

____

B_

_____

?/p>

  

a)

 

提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉

及实现该功能块的具体电路?/p>

 

b)

 

提供设计的最总产?/p>

----

掩膜?/p>

 

c)

 

以网表文件的形式提交用户,完成了综合的功能块?/p>

 

d)

 

都不是?/p>

 

6.

 

基于

EDA

软件?/p>

FPGA / CPLD

设计流程为:原理?/p>

/HDL

文本输入?/p>

___

_B

____

→综合→适配?/p>

__________

→编?/p>

下载→硬件测试?/p>

 

①功能仿?/p>

 

②时序仿?/p>

 

③逻辑综合

 

④配?/p>

 

?/p>

?/p>

脚锁?/p>

 

 

A

.③?/p>

  

B.

①②

 

 

C.

④⑤

 

 

D.

④②

 

7.

下面对利用原理图输入设计方法进行数字电路系统设计?/p>

?/p>

一种说法是不正确的

_

_B

__

?/p>

 

A.

 

原理图输入设计方法直观便捷,

但不适合完成较大?

模的电路系统设计?/p>

 

B.

 

原理图输入设计方法无法对电路进行功能描述?/p>

 

C.

 

原理图输入设计方法一般是一种自底向上的设计?

法;

 

D.

 

原理图输入设计方法也可进行层次化设计?/p>

 

8.

?/p>

VHDL

语言中,

下列对进?/p>

?/p>

PROCESS

?/p>

语句的语句结构及

语法规则的描述中,正确的?/p>

_ 

A_

_

?/p>

 

A.PROCESS

为一无限循环语句?/p>

敏感信号发生更新时启?/p>

进程,执行完成后,等待下一次进程启动?/p>

 

B.

敏感信号参数表中,应列出进程中使用的所有输入信

号;

 

C.

进程由说明部分?/p>

结构体部分?/p>

和敏感信号参数表三部

分组成;

 

D.

当前进程中声明的变量也可用于其他进程?/p>

 

9.

嵌套使用

IF

语句,其综合结果可实?/p>

_____

I_

?/p>

 

A.

带优先级且条件相与的逻辑电路?/p>

 

B.

条件相或的逻辑电路?/p>

 

C.

三态控制电路;

 

D.

双向控制电路?/p>

 

10.

电子系统设计优化,主要考虑提高资源利用率减少功?/p>

----

即面积优化,

以及提高运行速度

----

即速度优化?/p>

指出?/p>

列那种方法不属于速度优化?/p>

_

A

_________

?/p>

 

A. 

资源共享

  

 

 

B. 

流水线设?/p>

   

C.

寄存器配?/p>

 

 

 

D. 

关键路径?/p>

 

11.

在一?/p>

VHDL

设计?/p>

idata

是一个信号,数据类型?/p>

integer

,下面哪个赋值语句是不正确的

____

_D_

_

?/p>

 

A.idata <= 16#20#; 

B.idata <= 32; 

C.idata <= 16#A#E1; 

D.idata <= B#1010#; 

12.

下列

EDA

软件中,哪一不具有时序仿真功能:

__

_D_

___

?/p>

 

A.

 

Max+Plus II 

B.

 

Quartus II 

C.

 

ModelSim 

D.

 

Synplify 

13.IP

核在

EDA

技术和开发中具有十分重要的地位;提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉及实现该功能?/p>

的具体电路的

IP

核为

___

A

____

?/p>

 

A .

?/p>

IP     B.

?/p>

IP      C.

?/p>

IP        D.

都不?/p>

 

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1.

 

将设计的系统或电路按?/p>

EDA

开发软件要求的某种形式?

示出来。并送入计算机的过程称为

(  

A 

 )

?/p>

 

A.

计的输入

B.

设计的输?/p>

C.

仿真

D.

综合

      

2.

 

一般把

EDA 

技术发展分为(

B 

)个阶段

  

A.2    B.3    C.4      D.5          

3.

 

大规模可编程器件主要?/p>

FPGA

?/p>

CPLD

两类,下列对

CPLD

结构与工作原理的描述中,正确的是

__

C

 ___

?/p>

 

 

A. CPLD

即是现场可编程逻辑器件的英文简称;

 

 

B. CPLD

是基于查找表结构的可编程逻辑器件?/p>

 

 

C. 

早期?/p>

CPLD

是从

GAL

的结构扩展而来?/p>

 

 

D. 

?/p>

Altera

公司生产的器件中?/p>

FLEX10K 

系列?/p>

CPLD

结构?/p>

 

4.

 

综合?/p>

EDA

设计流程的关键步骤,

综合就是把抽象设计层

次中的一种表示转化成另一种表示的过程?/p>

在下面对综合

的描述中?/p>

_

_C

是错误的?/p>

 

a)

 

综合就是将电路的高级语言转化成低级的,可?

FPGA / CPLD

的基本结构相映射的网表文件;

 

b)

 

综合可理解为?/p>

将软件描述与给定的硬件结构用电路

网表文件表示的映射过程,

并且这种映射关系不是?/p>

一的;

 

c)

 

综合是纯软件的转换过程,与器件硬件结构无关;

 

d)

 

为实现系统的速度?/p>

面积?/p>

性能的要求,

需要对综合

加以约束,称为综合约束?/p>

  

5.

 

IP

核在

EDA

技术和开发中具有十分重要的地位,

IP

分软

IP

、固

IP

、硬

IP

;下列所描述?/p>

IP

核中,对于硬

IP

?/p>

正确描述?/p>

____

B_

_____

?/p>

  

a)

 

提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉

及实现该功能块的具体电路?/p>

 

b)

 

提供设计的最总产?/p>

----

掩膜?/p>

 

c)

 

以网表文件的形式提交用户,完成了综合的功能块?/p>

 

d)

 

都不是?/p>

 

6.

 

基于

EDA

软件?/p>

FPGA / CPLD

设计流程为:原理?/p>

/HDL

文本输入?/p>

___

_B

____

→综合→适配?/p>

__________

→编?/p>

下载→硬件测试?/p>

 

①功能仿?/p>

 

②时序仿?/p>

 

③逻辑综合

 

④配?/p>

 

?/p>

?/p>

脚锁?/p>

 

 

A

.③?/p>

  

B.

①②

 

 

C.

④⑤

 

 

D.

④②

 

7.

下面对利用原理图输入设计方法进行数字电路系统设计?/p>

?/p>

一种说法是不正确的

_

_B

__

?/p>

 

A.

 

原理图输入设计方法直观便捷,

但不适合完成较大?

模的电路系统设计?/p>

 

B.

 

原理图输入设计方法无法对电路进行功能描述?/p>

 

C.

 

原理图输入设计方法一般是一种自底向上的设计?

法;

 

D.

 

原理图输入设计方法也可进行层次化设计?/p>

 

8.

?/p>

VHDL

语言中,

下列对进?/p>

?/p>

PROCESS

?/p>

语句的语句结构及

语法规则的描述中,正确的?/p>

_ 

A_

_

?/p>

 

A.PROCESS

为一无限循环语句?/p>

敏感信号发生更新时启?/p>

进程,执行完成后,等待下一次进程启动?/p>

 

B.

敏感信号参数表中,应列出进程中使用的所有输入信

号;

 

C.

进程由说明部分?/p>

结构体部分?/p>

和敏感信号参数表三部

分组成;

 

D.

当前进程中声明的变量也可用于其他进程?/p>

 

9.

嵌套使用

IF

语句,其综合结果可实?/p>

_____

I_

?/p>

 

A.

带优先级且条件相与的逻辑电路?/p>

 

B.

条件相或的逻辑电路?/p>

 

C.

三态控制电路;

 

D.

双向控制电路?/p>

 

10.

电子系统设计优化,主要考虑提高资源利用率减少功?/p>

----

即面积优化,

以及提高运行速度

----

即速度优化?/p>

指出?/p>

列那种方法不属于速度优化?/p>

_

A

_________

?/p>

 

A. 

资源共享

  

 

 

B. 

流水线设?/p>

   

C.

寄存器配?/p>

 

 

 

D. 

关键路径?/p>

 

11.

在一?/p>

VHDL

设计?/p>

idata

是一个信号,数据类型?/p>

integer

,下面哪个赋值语句是不正确的

____

_D_

_

?/p>

 

A.idata <= 16#20#; 

B.idata <= 32; 

C.idata <= 16#A#E1; 

D.idata <= B#1010#; 

12.

下列

EDA

软件中,哪一不具有时序仿真功能:

__

_D_

___

?/p>

 

A.

 

Max+Plus II 

B.

 

Quartus II 

C.

 

ModelSim 

D.

 

Synplify 

13.IP

核在

EDA

技术和开发中具有十分重要的地位;提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉及实现该功能?/p>

的具体电路的

IP

核为

___

A

____

?/p>

 

A .

?/p>

IP     B.

?/p>

IP      C.

?/p>

IP        D.

都不?/p>

 

 

Ͼλ">
Ͼλ
Ŀ

西华师范大学EDA技术实用教程期末复习材料选择题库 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1.

 

将设计的系统或电路按?/p>

EDA

开发软件要求的某种形式?

示出来。并送入计算机的过程称为

(  

A 

 )

?/p>

 

A.

计的输入

B.

设计的输?/p>

C.

仿真

D.

综合

      

2.

 

一般把

EDA 

技术发展分为(

B 

)个阶段

  

A.2    B.3    C.4      D.5          

3.

 

大规模可编程器件主要?/p>

FPGA

?/p>

CPLD

两类,下列对

CPLD

结构与工作原理的描述中,正确的是

__

C

 ___

?/p>

 

 

A. CPLD

即是现场可编程逻辑器件的英文简称;

 

 

B. CPLD

是基于查找表结构的可编程逻辑器件?/p>

 

 

C. 

早期?/p>

CPLD

是从

GAL

的结构扩展而来?/p>

 

 

D. 

?/p>

Altera

公司生产的器件中?/p>

FLEX10K 

系列?/p>

CPLD

结构?/p>

 

4.

 

综合?/p>

EDA

设计流程的关键步骤,

综合就是把抽象设计层

次中的一种表示转化成另一种表示的过程?/p>

在下面对综合

的描述中?/p>

_

_C

是错误的?/p>

 

a)

 

综合就是将电路的高级语言转化成低级的,可?

FPGA / CPLD

的基本结构相映射的网表文件;

 

b)

 

综合可理解为?/p>

将软件描述与给定的硬件结构用电路

网表文件表示的映射过程,

并且这种映射关系不是?/p>

一的;

 

c)

 

综合是纯软件的转换过程,与器件硬件结构无关;

 

d)

 

为实现系统的速度?/p>

面积?/p>

性能的要求,

需要对综合

加以约束,称为综合约束?/p>

  

5.

 

IP

核在

EDA

技术和开发中具有十分重要的地位,

IP

分软

IP

、固

IP

、硬

IP

;下列所描述?/p>

IP

核中,对于硬

IP

?/p>

正确描述?/p>

____

B_

_____

?/p>

  

a)

 

提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉

及实现该功能块的具体电路?/p>

 

b)

 

提供设计的最总产?/p>

----

掩膜?/p>

 

c)

 

以网表文件的形式提交用户,完成了综合的功能块?/p>

 

d)

 

都不是?/p>

 

6.

 

基于

EDA

软件?/p>

FPGA / CPLD

设计流程为:原理?/p>

/HDL

文本输入?/p>

___

_B

____

→综合→适配?/p>

__________

→编?/p>

下载→硬件测试?/p>

 

①功能仿?/p>

 

②时序仿?/p>

 

③逻辑综合

 

④配?/p>

 

?/p>

?/p>

脚锁?/p>

 

 

A

.③?/p>

  

B.

①②

 

 

C.

④⑤

 

 

D.

④②

 

7.

下面对利用原理图输入设计方法进行数字电路系统设计?/p>

?/p>

一种说法是不正确的

_

_B

__

?/p>

 

A.

 

原理图输入设计方法直观便捷,

但不适合完成较大?

模的电路系统设计?/p>

 

B.

 

原理图输入设计方法无法对电路进行功能描述?/p>

 

C.

 

原理图输入设计方法一般是一种自底向上的设计?

法;

 

D.

 

原理图输入设计方法也可进行层次化设计?/p>

 

8.

?/p>

VHDL

语言中,

下列对进?/p>

?/p>

PROCESS

?/p>

语句的语句结构及

语法规则的描述中,正确的?/p>

_ 

A_

_

?/p>

 

A.PROCESS

为一无限循环语句?/p>

敏感信号发生更新时启?/p>

进程,执行完成后,等待下一次进程启动?/p>

 

B.

敏感信号参数表中,应列出进程中使用的所有输入信

号;

 

C.

进程由说明部分?/p>

结构体部分?/p>

和敏感信号参数表三部

分组成;

 

D.

当前进程中声明的变量也可用于其他进程?/p>

 

9.

嵌套使用

IF

语句,其综合结果可实?/p>

_____

I_

?/p>

 

A.

带优先级且条件相与的逻辑电路?/p>

 

B.

条件相或的逻辑电路?/p>

 

C.

三态控制电路;

 

D.

双向控制电路?/p>

 

10.

电子系统设计优化,主要考虑提高资源利用率减少功?/p>

----

即面积优化,

以及提高运行速度

----

即速度优化?/p>

指出?/p>

列那种方法不属于速度优化?/p>

_

A

_________

?/p>

 

A. 

资源共享

  

 

 

B. 

流水线设?/p>

   

C.

寄存器配?/p>

 

 

 

D. 

关键路径?/p>

 

11.

在一?/p>

VHDL

设计?/p>

idata

是一个信号,数据类型?/p>

integer

,下面哪个赋值语句是不正确的

____

_D_

_

?/p>

 

A.idata <= 16#20#; 

B.idata <= 32; 

C.idata <= 16#A#E1; 

D.idata <= B#1010#; 

12.

下列

EDA

软件中,哪一不具有时序仿真功能:

__

_D_

___

?/p>

 

A.

 

Max+Plus II 

B.

 

Quartus II 

C.

 

ModelSim 

D.

 

Synplify 

13.IP

核在

EDA

技术和开发中具有十分重要的地位;提供?/p>

VHDL

等硬件描述语言描述的功能块,但不涉及实现该功能?/p>

的具体电路的

IP

核为

___

A

____

?/p>

 

A .

?/p>

IP     B.

?/p>

IP      C.

?/p>

IP        D.

都不?/p>

 

 



ļ׺.doc޸Ϊ.docĶ

  • ʩ豸άֲ
  • 꼶ӢĩԾ
  • ɶУϵС2017-2018Ĵɶ˫ƻһ꼶ϰ
  • XXXXѧУXУۺϽѧ¥Ŀо
  • ǡĶ
  • ߼ʦȡ
  • ϹԱ
  • Сѧ꼶ϲʱϰȫ᡾˽̰¿α꡿
  • ˽¿α(׼ʵ)һ꼶² 6 ֺС ͬC
  • 2019-2025йҵ״оչԤ(Ŀ¼)

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)